| 1 |
1
시작 신호, 상기 시작 신호를 적어도 하나의 단위 시간 간격으로 지연시킨 지연 시작 신호들 및 정지 신호에 기초하여 상기 시작 신호와 상기 정지 신호 사이의 시간 간격을 상기 단위 시간 간격의 j (j는 양의 정수) 배에 상응하는 코스 디지털 신호로 출력하고, 상기 지연 시작 신호들 중 선택되는 선택 지연 시작 신호 및 상기 정지 신호를 제공하는 코스 타임-디지털 컨버터; 상기 선택 지연 시작 신호 및 상기 정지 신호 사이의 위상 차이를 듀티 사이클로 변환하여 듀티 신호를 생성하고, 상기 듀티 신호를 증폭하여 증폭 시작 신호 및 증폭 정지 신호를 제공하는 시간 증폭기; 상기 증폭 시작 신호, 상기 증폭 시작 신호를 상기 적어도 하나의 단위 시간 간격으로 지연시킨 지연 증폭 시작 신호들 및 상기 증폭 정지 신호에 기초하여 상기 증폭 시작 신호와 상기 증폭 정지 신호 사이의 시간 간격을 상기 단위 시간 간격의 k (k는 양의 정수) 배에 상응하는 파인 디지털 신호로 출력하는 파인 타임-디지털 컨버터; 및상기 듀티 신호의 듀티 사이클이 1/2인 경우의 펄스 폭에 상응하는 디지털 값이 저장되는 듀티 정보 레지스터를 포함하는 타임-디지털 컨버터
|
| 2 |
2
제1 항에 있어서, 상기 시간 증폭기는, 상기 선택 지연 시작 신호 및 상기 정지 신호 사이의 위상 차이를 듀티 사이클로 변환하여 듀티 신호를 제공하는 위상-듀티 변환기;상기 듀티 신호의 듀티 사이클을 증폭하여 증폭 듀티 신호를 제공하는 증폭부; 및 상기 증폭 듀티 신호의 듀티 사이클에 기초하여 상기 증폭 시작 신호 및 상기 증폭 정지 신호를 제공하는 듀티-위상 변환기를 포함하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 3 |
3
제2 항에 있어서, 상기 선택 지연 시작 신호 및 상기 정지 신호 사이의 상기 위상 차이가 변동하는 경우, 상기 듀티 신호의 듀티 사이클은 변동하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 4 |
4
제2 항에 있어서, 상기 증폭 듀티 신호의 상기 듀티 사이클이 변동하는 경우, 상기 증폭 시작 신호 및 상기 증폭 정지 신호 사이의 위상 차이가 변동하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 5 |
5
제4 항에 있어서, 상기 증폭 듀티 신호의 상기 듀티 사이클이 감소하는 경우, 상기 증폭 시작 신호 및 상기 증폭 정지 신호 사이의 상기 위상 차이는 증가하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 6 |
6
제2 항에 있어서, 상기 증폭부는,상기 듀티 신호의 듀티 사이클 및 상기 증폭 듀티 신호의 듀티 사이클 사이의 증폭 비를 결정하는 로우 패스 필터; 및 상기 증폭 듀티 신호를 버퍼링하는 버퍼부를 포함하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 7 |
7
제6 항에 있어서, 상기 로우 패스 필터의 밴드위스에 따라 상기 듀티 신호의 듀티 사이클 및 상기 증폭 듀티 신호의 듀티 사이클 사이의 상기 증폭 비가 결정되는 것을 특징으로 하는 타임-디지털 컨버터
|
| 8 |
8
제7 항에 있어서, 상기 밴드위스가 감소함에 따라 상기 듀티 신호의 듀티 사이클 및 상기 증폭 듀티 신호의 듀티 사이클 사이의 상기 증폭 비가 증가하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 9 |
9
제8 항에 있어서, 상기 로우 패스 필터에 포함되는 커패시터의 커패시턴스를 조절하여 상기 밴드위스를 조절하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 10 |
10
삭제
|
| 11 |
11
제1 항에 있어서, 상기 타임-디지털 컨버터는, 상기 디지털 값과 상기 파인 디지털 신호에 상응하는 값의 차를 출력하는 뺄셈기를 더 포함하는 것을 특징으로 하는 타임-디지털 컨버터
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
시간 증폭기에서 사용되는 듀티 신호의 듀티 사이클 및 증폭 듀티 신호의 듀티 사이클 사이의 증폭 비를 세팅하는 단계;상기 듀티 신호의 듀티 사이클이 1/2인 경우의 펄스 폭에 상응하는 디지털 값을 듀티 정보 레지스터에 저장하는 단계; 및 타임-디지털 컨버터가 시작 신호 및 정지 신호를 수신하는 단계를 포함하는 타임-디지털 컨버터 초기화 방법
|
