1 |
1
연산증폭기와, 상기 연산증폭기의 반전 입력단에 각각 병렬로 연결된 샘플링 커패시터와 귀한 커패시터를 포함하는 다중 디지털 아날로그 변환회로에 있어서, 상기 샘플링 캐패시터에 병렬로 연결되며, 샘플링 위상시에는 아날로그 입력신호를 샘플링하고 증폭 위상시에는 아날로그 디지털 변환회로에서 변환되어 출력된 복수개의 서로 다른 기준전압 중 어느 하나에 선택적으로 연결되어 상기 연산증폭기의 이득을 보정하는 이득보정수단; 및 외부로부터의 스위치 제어신호에 따라 샘플링 위상과 증폭 위상시 상기 샘플링 캐패시터, 귀환 캐패시터 및 이득보정수단이 아날로그 입력신호를 샘플링하거나 또는 해당하는 소정 전압에 연결될 수 있도록 스위칭되는 스위칭 수단;을 포함하여 구성됨을 특징으로 하는 잔류전압의 오차교정이 가능한 다중 디지털 아날로그 변환회로
|
2 |
2
제 1 항에 있어서, 상기 이득보정수단은 가변 캐패시터로 구성됨을 특징으로 하는 잔류전압의 오차교정이 가능한 다중 디지털 아날로그 변환회로
|
3 |
3
연산증폭기와, 상기 연산증폭기의 반전 입력단에 각각 병렬로 연결된 샘플링 커패시터와 귀한 커패시터를 포함하는 다중 디지털 아날로그 변환회로에 있어서, 상기 샘플링 캐패시터에 병렬로 연결되며, 샘플링 위상시에는 아날로그 입력신호를 샘플링하고 증폭 위상시에는 아날로그 디지털 변환회로에서 변환되어 출력된 복수개의 서로 다른 기준전압 중 어느 하나에 선택적으로 연결되어 상기 연산증폭기의 이득을 보정하는 제1 이득보정수단; 상기 샘플링 캐패시터 및 귀환 캐패시터에 각각 병렬로 연결되며, 샘플링 위상시 아날로그 입력신호를 샘플링하고 증폭 위상시 아날로그 디지털 변환회로에서 변환되어 출력된 기준전압에 연결되어 상기 연산증폭기의 이득을 보정하는 제2 이득보정수단; 및 외부로부터의 스위치 제어신호에 따라 샘플링 위상과 증폭 위상시 상기 샘플링 캐패시터, 귀환 캐패시터 및 제1, 제2 이득보정수단이 아날로그 입력신호를 샘플링하거나 또는 해당하는 소정 전압에 연결될 수 있도록 스위칭되는 스위칭 수단;을 포함하여 구성됨을 특징으로 하는 잔류전압의 오차교정이 가능한 다중 디지털 아날로그 변환회로
|
4 |
4
제 3 항에 있어서, 상기 제1, 제2 이득보정수단은 가변 캐패시터로 구성됨을 특징으로 하는 잔류전압의 오차교정이 가능한 다중 디지털 아날로그 변환회로
|
5 |
5
샘플링 캐패시터와 귀환 캐패시터 및 연산증폭기를 이용하여 아날로그 입력신호를 샘플링하는 전하재분배방식의 샘플/홀드 회로에 있어서, 상기 샘플링 캐패시터에 병렬로 연결되며, 샘플링 위상시 아날로그 입력신호를 샘플링하고 증폭 위상시 소정 고정 전압에 연결되어 상기 연산증폭기의 이득을 보정하는 이득보정수단을 더 포함함과 더불어 상기 샘플링 캐패시터는 귀환 캐패시터보다 큰 용량을 갖도록 구성됨을 특징으로 하는 샘플/홀드 회로
|
6 |
6
제 5 항에 있어서, 상기 이득보정수단은 가변 캐패시터로 구성되는 것을 특징으로 하는 샘플/홀드 회로
|
7 |
7
샘플링 캐패시터와 귀환 캐패시터 및 연산증폭기를 이용하여 아날로그 입력신호를 샘플링하는 전하재분배방식의 샘플/홀드 회로에 있어서, 상기 샘플링 캐패시터에 병렬로 연결되며, 샘플링 위상시 아날로그 입력신호를 샘플링하고 증폭 위상시 소정 고정 전압에 연결되어 상기 연산증폭기의 이득을 보정하는 제1 이득보정수단; 상기 샘플링 캐패시터 및 귀환 캐패시터에 각각 병렬로 연결되며, 샘플링 위상시 아날로그 입력신호를 샘플링하고 증폭 위상시 소정 고정 전압에 연결되어 상기 연산증폭기의 이득을 보정하는 제2 이득보정수단; 및 외부로부터의 스위치 제어신호에 따라 샘플링 위상과 증폭 위상시 상기 샘플링 캐패시터, 귀환 캐패시터 및 제1, 제2 이득보정수단이 아날로그 입력신호를 샘플링하거나 또는 소정 고정 전압에 연결될 수 있도록 스위칭되는 스위칭 수단;을 포함하여 이루어지는 것을 특징으로 하는 샘플/홀드 회로
|
8 |
8
제 7 항에 있어서, 상기 제1, 제2 이득보정수단은 가변 캐패시터로 구성됨을 특징으로 하는 샘플/홀드 회로
|