| 1 |
1
적층되는 복수의 반도체 다이;상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 적어도 하나의 리던던시 관통 전극;상기 복수의 관통 전극으로 입력되는 입력 신호들을 조합 논리 연산하여 제1 출력 값을 산출하는 제1 연산부;상기 복수의 관통 전극으로부터 출력되는 출력 신호들을 조합 논리 연산하여 제2 출력 값을 산출하는 제2 연산부; 및상기 제1 출력 값과, 상기 제2 출력 값을 비교하는 비교기를 포함하는 반도체 장치
|
| 2 |
2
적층되는 복수의 반도체 다이;상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 적어도 하나의 리던던시 관통 전극;논리 연산에 의해 상기 복수의 관통 전극으로 입력되는 입력 신호들로부터 제1 출력 값을 산출하는 제1 연산부;논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들로부터 제2 출력 값을 산출하는 제2 연산부; 및상기 제1 출력 값과, 상기 제2 출력 값을 비교하는 비교기를 포함하고,상기 제1 연산부 및 상기 제2 연산부는, 동일한 조합 논리 연산에 의하여 상기 제1 출력 값 및 상기 제2 출력 값을 산출하는 반도체 장치
|
| 3 |
3
적층되는 복수의 반도체 다이;상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 적어도 하나의 리던던시 관통 전극;논리 연산에 의해 상기 복수의 관통 전극으로 입력되는 입력 신호들로부터 제1 출력 값을 산출하는 제1 연산부;논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들로부터 제2 출력 값을 산출하는 제2 연산부; 및상기 제1 출력 값과, 상기 제2 출력 값을 비교하는 비교기를 포함하고,상기 제1 연산부 및 상기 제2 연산부는, 다단 트리 구조로 연결된 XOR 게이트들을 포함하는 반도체 장치
|
| 4 |
4
적층되는 복수의 반도체 다이;상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 적어도 하나의 리던던시 관통 전극;논리 연산에 의해 상기 복수의 관통 전극으로 입력되는 입력 신호들로부터 제1 출력 값을 산출하는 제1 연산부;논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들로부터 제2 출력 값을 산출하는 제2 연산부; 및상기 제1 출력 값과, 상기 제2 출력 값을 비교하는 비교기를 포함하고,상기 제1 출력 값은 제1 리던던시 관통 전극을 통해 전달되는 반도체 장치
|
| 5 |
5
제4 항에 있어서,상기 적어도 하나의 리던던시 관통 전극 중에서 상기 제1 리던던시 관통 전극을 선택하고, 상기 제1 출력 값을 상기 제1 리던던시 관통 전극으로 출력하는 제1 신호 경로 결정부를 더 포함하는 반도체 장치
|
| 6 |
6
제5 항에 있어서,상기 제1 신호 경로 결정부는, 고장이 발생한 관통 전극을 대체하고 남은 리던던시 관통 전극 중에서 상기 제1 리던던시 관통 전극을 선택하는 반도체 장치
|
| 7 |
7
제6 항에 있어서,상기 적어도 하나의 리던던시 관통 전극 중에서 상기 제1 리던던시 관통 전극을 선택하고, 상기 제1 리던던시 관통 전극을 통해 전달받은 상기 제1 출력 값을 상기 비교기로 출력하는 제2 신호 경로 결정부를 더 포함하는 반도체 장치
|
| 8 |
8
제7 항에 있어서,상기 제2 신호 경로 결정부는, 고장이 발생한 관통 전극을 대체하고 남은 리던던시 관통 전극이 존재하는지를 판단하여 선택 신호를 출력하며,상기 선택 신호에 따라 상기 비교기의 출력 또는 논리 로우(low) 신호를 선택하는 멀티플렉서를 더 포함하는 반도체 장치
|
| 9 |
9
제7 항에 있어서,상기 비교기는, 상기 제2 신호 경로 결정부로부터 상기 제1 출력 값을 입력받고, 상기 제2 연산부로부터 상기 제2 출력 값을 입력받아, 상기 제1 출력 값과 상기 제2 출력 값을 비교하는 XOR 게이트를 포함하는 반도체 장치
|
| 10 |
10
제1 항 내지 제9 항 중 어느 한 항에 기재된 반도체 장치를 테스트하는 방법으로서,상기 제1 연산부가 상기 복수의 관통 전극으로 입력되는 입력 신호들을 조합 논리 연산하여 제1 출력 값을 산출하는 단계;상기 제2 연산부가 상기 복수의 관통 전극으로부터 출력되는 출력 신호들을 조합 논리 연산하여 제2 출력 값을 산출하는 단계;상기 비교기가 상기 제1 출력 값과 상기 제2 출력 값을 비교하는 단계; 및상기 비교기의 출력에 따라 상기 복수의 관통 전극의 이상 유무를 판단하는 단계를 포함하는 반도체 장치의 테스트 방법
|
| 11 |
11
제1 항 내지 제9 항 중 어느 한 항에 기재된 반도체 장치를 테스트하는 방법으로서,상기 제1 연산부가 논리 연산에 의해 상기 복수의 관통 전극으로 입력되는 입력 신호들로부터 제1 출력 값을 산출하는 단계;상기 제2 연산부가 논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들로부터 제2 출력 값을 산출하는 단계;상기 비교기가 상기 제1 출력 값과 상기 제2 출력 값을 비교하는 단계; 및상기 비교기의 출력에 따라 상기 복수의 관통 전극의 이상 유무를 판단하는 단계를 포함하고,상기 복수의 관통 전극으로 상기 복수의 반도체 다이 간에 신호를 전달하는 동시에 상기 복수의 관통 전극의 이상 유무를 판단하는 온라인 테스트(on-line test)를 수행하는 반도체 장치의 테스트 방법
|
| 12 |
12
적층되는 복수의 반도체 다이; 및상기 복수의 반도체 다이 간에 신호를 전달하는 다수의 신호 전송부를 포함하고,각각의 신호 전송부는,상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 적어도 하나의 리던던시 관통 전극;상기 복수의 관통 전극으로 입력되는 입력 신호들을 조합 논리 연산하여 제1 출력 값을 산출하는 제1 연산부;상기 제1 연산부와 동일한 조합 논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들로부터 제2 출력 값을 산출하는 제2 연산부; 및제1 리던던시 관통 전극을 통해 전달된 상기 제1 출력 값과, 상기 제2 연산부로부터 전달된 제2 출력 값을 비교하여 비교 값을 출력하는 비교기를 포함하는 3차원 반도체 장치
|
| 13 |
13
적층되는 복수의 반도체 다이; 및상기 복수의 반도체 다이 간에 신호를 전달하는 다수의 신호 전송부를 포함하고,각각의 신호 전송부는,상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 적어도 하나의 리던던시 관통 전극;논리 연산에 의해 상기 복수의 관통 전극으로 입력되는 입력 신호들로부터 제1 출력 값을 산출하는 제1 연산부;상기 제1 연산부와 동일한 논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들로부터 제2 출력 값을 산출하는 제2 연산부; 및제1 리던던시 관통 전극을 통해 전달된 상기 제1 출력 값과, 상기 제2 연산부로부터 전달된 제2 출력 값을 비교하여 비교 값을 출력하는 비교기를 포함하고,상기 적어도 하나의 리던던시 관통 전극 중에서 상기 제1 리던던시 관통 전극을 선택하고, 상기 제1 출력 값을 상기 제1 리던던시 관통 전극으로 출력하는 제1 신호 경로 결정부; 및상기 적어도 하나의 리던던시 관통 전극 중에서 상기 제1 리던던시 관통 전극을 선택하고, 상기 제1 리던던시 관통 전극을 통해 전달받은 상기 제1 출력 값을 상기 비교기로 출력하는 제2 신호 경로 결정부를 더 포함하는 3차원 반도체 장치
|
| 14 |
14
제13 항에 있어서,상기 다수의 신호 전송부로부터 비교 값들을 입력받고, OR 연산 결과를 제어부로 출력하는 OR 게이트; 및상기 비교 값들을 저장하는 레지스터를 더 포함하는 3차원 반도체 장치
|
| 15 |
15
적층되는 복수의 반도체 다이;상기 복수의 반도체 다이 간에 신호를 전달하는 복수의 관통 전극;상기 복수의 반도체 다이 간에 형성되는 복수의 리던던시 관통 전극;논리 연산에 의해 상기 복수의 관통 전극으로 입력되는 입력 신호들 중의 적어도 일부 신호들로부터 제1 출력 값을 산출하는 복수의 제1 연산부;대응하는 제1 연산부와 동일한 논리 연산에 의해 상기 복수의 관통 전극으로부터 출력되는 출력 신호들 중의 적어도 일부 신호들로부터 제2 출력 값을 산출하는 복수의 제2 연산부; 및상기 복수의 제1 연산부 각각의 제1 출력 값과, 상기 복수의 제1 연산부 각각에 대응하는 제2 연산부의 제2 출력 값을 비교하여 비교 값들을 출력하는 복수의 비교기를 포함하는 반도체 장치
|
| 16 |
16
제15 항에 있어서,서로 다른 제1 연산부는 상기 입력 신호들 중의 서로 다른 신호들로부터 상기 제1 출력 값을 산출하고,서로 다른 제2 연산부는 상기 출력 신호들 중의 서로 다른 신호들로부터 상기 제2 출력 값을 산출하는 반도체 장치
|
| 17 |
17
제15 항에 있어서,서로 다른 제1 연산부의 제1 출력 값은 서로 다른 리던던시 관통 전극을 통해 전달되는 반도체 장치
|
| 18 |
18
제17 항에 있어서,상기 복수의 리던던시 관통 전극 중에서 상기 복수의 제1 연산부의 제1 출력 값들을 전송할 제1 리던던시 관통 전극들을 선택하고, 상기 제1 출력 값들을 선택한 제1 리던던시 관통 전극들로 출력하는 제1 신호 경로 결정부; 및상기 복수의 리던던시 관통 전극 중에서 상기 제1 리던던시 관통 전극들을 선택하고, 상기 제1 리던던시 관통 전극들을 통해 전달받은 상기 제1 출력 값들을 상기 복수의 비교기로 출력하는 제2 신호 경로 결정부를 더 포함하는 반도체 장치
|
| 19 |
19
제18 항에 있어서,상기 제2 신호 경로 결정부는, 고장이 발생한 관통 전극을 대체하고 남은 리던던시 관통 전극의 개수에 따라 선택 신호를 출력하며,상기 선택 신호에 따라 각각의 비교기의 출력 또는 논리 로우(low) 신호를 선택하는 멀티플렉서를 더 포함하는 반도체 장치
|
| 20 |
20
제15 항에 있어서,상기 복수의 비교기로부터 상기 비교 값들을 입력받고, 상기 비교 값들의 OR 연산 결과를 제어부로 출력하는 OR 게이트; 및상기 비교 값들을 저장하는 레지스터를 더 포함하는 반도체 장치
|
