| 1 |
1
제1 바이어스 신호에 따라 동작하는 제1 구동 트랜지스터;제2 바이어스 신호에 따라 동작하는 제2 구동 트랜지스터;풀업 및 풀다운 신호에 따라 상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호를 인가하는 스위칭 트랜지스터부;상기 제1 바이어스 신호가 게이트에 인가되는 제1 기준 트랜지스터;상기 제2 바이어스 신호가 게이트에 인가되고, 상기 제1 기준 트랜지스터 간에 드레인이 전기신호적으로 연결되는 제2 기준 트랜지스터; 및상기 제1 구동 트랜지스터와 상기 제2 구동 트랜지스터의 드레인 사이의 전압과 기준 전압 간의 차이 값을 증폭시킨 제어 신호를 출력하여 상기 제1 구동 트랜지스터의 바디로 입력하는 연산증폭기를 포함하며, 상기 연산증폭기로부터 출력된 상기 제어 신호는 상기 제1 기준 트랜지스터의 바디로 입력되는 전하 펌프
|
| 2 |
2
제1 항에 있어서,상기 스위칭 트랜지스터부는,상기 풀업 신호에 따라 상기 제1 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호를 인가하는 제1 스위칭 트랜지스터부; 및상기 풀다운 신호에 따라 상기 제2 구동 트랜지스터의 게이트에 상기 제2 바이어스 신호를 인가하는 제2 스위칭 트랜지스터부를 포함하는 전하 펌프
|
| 3 |
3
삭제
|
| 4 |
4
제2 항에 있어서,상기 제1 스위칭 트랜지스터부는,상기 제1 기준 트랜지스터의 게이트와 상기 제1 구동 트랜지스터의 게이트 사이에 연결되고, 게이트를 통해 상기 풀업 신호가 인가되는 제1 전송게이트; 및상기 제1 전송게이트와 상기 제1 구동 트랜지스터의 게이트 사이에 드레인이 연결되고, 게이트를 통해 상기 풀업 신호가 인가되는 제1 스위칭 트랜지스터를 포함하며,상기 제2 스위칭 트랜지스터부는,상기 제2 기준 트랜지스터의 게이트와 상기 제2 구동 트랜지스터의 게이트 사이에 연결되고, 게이트를 통해 상기 풀다운 신호가 인가되는 제2 전송게이트; 및상기 제2 전송게이트와 상기 제2 구동 트랜지스터의 게이트 사이에 드레인이 연결되고, 게이트를 통해 상기 풀다운 신호가 인가되는 제2 스위칭 트랜지스터를 포함하는 전하 펌프
|
| 5 |
5
제2 항에 있어서,상기 기준 전압은 상기 제1 기준 트랜지스터의 드레인 전압인 전하 펌프
|
| 6 |
6
삭제
|
| 7 |
7
제1 바이어스 신호에 따라 동작하는 제1 구동 트랜지스터;제2 바이어스 신호에 따라 동작하는 제2 구동 트랜지스터;풀업 및 풀다운 신호에 따라 상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호를 인가하는 스위칭 트랜지스터부;상기 제1 구동 트랜지스터와 상기 제2 구동 트랜지스터의 드레인 사이의 전압과 기준 전압 간의 차이 값을 증폭시킨 제어 신호를 출력하여 상기 제1 구동 트랜지스터의 바디로 입력하는 연산증폭기;상기 제1 바이어스 신호가 게이트에 인가되는 제1 기준 트랜지스터; 및상기 제2 바이어스 신호가 게이트에 인가되고, 상기 제1 기준 트랜지스터 간에 드레인이 전기신호적으로 연결되는 제2 기준 트랜지스터;상기 제1 구동 트랜지스터와 상기 제2 구동 트랜지스터 사이 및 상기 제1 기준 트랜지스터와 상기 제2 기준 트랜지스터 사이에 형성되는 이득증폭부를 포함하며,상기 스위칭 트랜지스터부는,상기 풀업 신호에 따라 상기 제1 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호를 인가하는 제1 스위칭 트랜지스터부; 및상기 풀다운 신호에 따라 상기 제2 구동 트랜지스터의 게이트에 상기 제2 바이어스 신호를 인가하는 제2 스위칭 트랜지스터부를 포함하는 전하 펌프
|
| 8 |
8
제7 항에 있어서,상기 이득증폭부는,상기 제1 기준 트랜지스터 및 상기 제2 기준 트랜지스터 사이에 연결되는 제1 nMOS 트랜지스터;상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 사이에 연결되는 제2 nMOS 트랜지스터; 및상기 제2 기준 트랜지스터의 드레인 신호를 반전하여 상기 제1 nMOS 트랜지스터 및 상기 제2 nMOS 트랜지스터의 게이트에 인가하는 인버터를 포함하는 전하 펌프
|
| 9 |
9
제7 항에 있어서,상기 이득증폭부는,상기 제1 기준 트랜지스터 및 상기 제2 기준 트랜지스터 사이에 연결되는 제1 nMOS 트랜지스터;상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 사이에 연결되는 제2 nMOS 트랜지스터; 및기준전류를 생성하는 기준전류회로;상기 기준전류가 게이트를 통해 인가되는 제1 트랜지스터; 및상기 제1 트랜지스터에 드레인이 연결되고, 게이트를 통해 상기 제2 기준 트랜지스터의 드레인 신호가 인가되는 제2 트랜지스터를 포함하는 전하 펌프
|
| 10 |
10
입력 신호와 출력 신호에 대응하는 피드백 신호의 위상과 주파수를 검출하여 풀업(pull-up) 신호 또는 풀다운(pull-down) 신호를 출력하는 위상 주파수 검출기, 상기 풀업 신호 또는 상기 풀다운 신호에 대응하여 제어 전압을 출력하는 전하 펌프, 상기 제어 전압의 고주파 성분을 제거하는 루프 필터, 및 상기 루프 필터로부터의 제어 신호에 따라 가변적인 주파수를 갖는 상기 출력 신호를 생성하는 전원 제어 발진기를 포함하는 위상 동기 루프로서,상기 전하 펌프는,제1 바이어스 신호에 따라 동작하는 제1 구동 트랜지스터;제2 바이어스 신호에 따라 동작하는 제2 구동 트랜지스터;풀업 및 풀다운 신호에 따라 상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호를 인가하는 스위칭 트랜지스터부;상기 제1 구동 트랜지스터와 상기 제2 구동 트랜지스터의 드레인 사이의 전압과 기준 전압 간의 차이 값을 증폭시킨 제어 신호를 출력하여 상기 제1 구동 트랜지스터의 바디로 입력하는 연산증폭기;상기 제1 바이어스 신호가 게이트에 인가되는 제1 기준 트랜지스터; 및상기 제2 바이어스 신호가 게이트에 인가되고, 상기 제1 기준 트랜지스터와 드레인이 전기신호적으로 연결되는 제2 기준 트랜지스터를 포함하고,상기 연산증폭기로부터 출력된 상기 제어 신호는 상기 제1 기준 트랜지스터의 바디로 입력되는 위상 동기 루프
|
| 11 |
11
제10 항에 있어서,상기 스위칭 트랜지스터부는,상기 풀업 신호에 따라 상기 제1 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호를 인가하는 제1 스위칭 트랜지스터부; 및상기 풀다운 신호에 따라 상기 제2 구동 트랜지스터의 게이트에 상기 제2 바이어스 신호를 인가하는 제2 스위칭 트랜지스터부를 포함하는 위상 동기 루프
|
| 12 |
12
삭제
|
| 13 |
13
제11 항에 있어서,상기 제1 스위칭 트랜지스터부는,상기 제1 기준 트랜지스터의 게이트와 상기 제1 구동 트랜지스터의 게이트 사이에 연결되고, 게이트를 통해 상기 풀업 신호가 인가되는 제1 전송게이트; 및상기 제1 전송게이트와 상기 제1 구동 트랜지스터의 게이트 사이에 드레인이 연결되고, 게이트를 통해 상기 풀업 신호가 인가되는 제1 스위칭 트랜지스터를 포함하며,상기 제2 스위칭 트랜지스터부는,상기 제2 기준 트랜지스터의 게이트와 상기 제2 구동 트랜지스터의 게이트 사이에 연결되고, 게이트를 통해 상기 풀다운 신호가 인가되는 제2 전송게이트; 및상기 제2 전송게이트와 상기 제2 구동 트랜지스터의 게이트 사이에 드레인이 연결되고, 게이트를 통해 상기 풀다운 신호가 인가되는 제2 스위칭 트랜지스터를 포함하는 위상 동기 루프
|
| 14 |
14
삭제
|
| 15 |
15
제10 항에 있어서,상기 기준 전압은 상기 제1 기준 트랜지스터의 드레인 전압인 위상 동기 루프
|
| 16 |
16
입력 신호와 출력 신호에 대응하는 피드백 신호의 위상과 주파수를 검출하여 풀업(pull-up) 신호 또는 풀다운(pull-down) 신호를 출력하는 위상 주파수 검출기, 상기 풀업 신호 또는 상기 풀다운 신호에 대응하여 제어 전압을 출력하는 전하 펌프, 상기 제어 전압의 고주파 성분을 제거하는 루프 필터, 및 상기 루프 필터로부터의 제어 신호에 따라 가변적인 주파수를 갖는 상기 출력 신호를 생성하는 전원 제어 발진기를 포함하는 위상 동기 루프로서,상기 전하 펌프는,제1 바이어스 신호에 따라 동작하는 제1 구동 트랜지스터;제2 바이어스 신호에 따라 동작하는 제2 구동 트랜지스터;풀업 및 풀다운 신호에 따라 상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호를 인가하는 스위칭 트랜지스터부; 및상기 제1 구동 트랜지스터와 상기 제2 구동 트랜지스터의 드레인 사이의 전압과 기준 전압 간의 차이 값을 증폭시킨 제어 신호를 출력하여 상기 제1 구동 트랜지스터의 바디로 입력하는 연산증폭기;상기 제1 바이어스 신호가 게이트에 인가되는 제1 기준 트랜지스터;상기 제2 바이어스 신호가 게이트에 인가되고, 상기 제1 기준 트랜지스터와 드레인이 전기신호적으로 연결되는 제2 기준 트랜지스터;상기 제1 구동 트랜지스터와 상기 제2 구동 트랜지스터 사이 및 상기 제1 기준 트랜지스터와 상기 제2 기준 트랜지스터 사이에 형성되는 이득증폭부를 포함하며,상기 스위칭 트랜지스터부는,상기 풀업 신호에 따라 상기 제1 구동 트랜지스터의 게이트에 상기 제1 바이어스 신호를 인가하는 제1 스위칭 트랜지스터부; 및상기 풀다운 신호에 따라 상기 제2 구동 트랜지스터의 게이트에 상기 제2 바이어스 신호를 인가하는 제2 스위칭 트랜지스터부를 포함하는 위상 동기 루프
|
| 17 |
17
제16 항에 있어서,상기 이득증폭부는,상기 제1 기준 트랜지스터 및 상기 제2 기준 트랜지스터 사이에 연결되는 제1 nMOS 트랜지스터;상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 사이에 연결되는 제2 nMOS 트랜지스터; 및상기 제2 기준 트랜지스터의 드레인 신호를 반전하여 상기 제1 nMOS 트랜지스터 및 상기 제2 nMOS 트랜지스터의 게이트에 인가하는 인버터를 포함하는 위상 동기 루프
|
| 18 |
18
제16 항에 있어서,상기 이득증폭부는,상기 제1 기준 트랜지스터 및 상기 제2 기준 트랜지스터 사이에 연결되는 제1 nMOS 트랜지스터;상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 사이에 연결되는 제2 nMOS 트랜지스터; 및기준전류를 생성하는 기준전류회로;상기 기준전류가 게이트를 통해 인가되는 제1 트랜지스터; 및상기 제1 트랜지스터에 드레인이 연결되고, 게이트를 통해 상기 제2 기준 트랜지스터의 드레인 신호가 인가되는 제2 트랜지스터를 포함하는 위상 동기 루프
|
