| 1 |
1
반도체 소자의 캐패시터를 형성하는 방법에 있어서,실리콘을 원재료로 하는 반도체 소자의 기판에 원자층 증착방법을 이용하여 하부전극을 형성시키는 단계와, 상기 하부전극 상에 원자층 증착방법을 이용하여 유전물질로 이루어진 유전박막을 형성시키는 단계와, 상기 유전박막 상에 원자층 증착방법을 이용하여 하부전극과 같은 물질로 이루어진 상부전극을 형성시키는 단계를 실행하되,상기의 하부전극을 형성시키는 단계에서,상기의 하부전극을 형성하기 위해 금속 리간드를 포함하는 유기 금속 소스를 사용하여 일정한 시간동안의 주입을 통해 표면에 흡착시키는 단계;상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계;상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계;상기의 실행 후에 귀금속 산화막을 형성하기 위해 산소를 포함한 가스와 함께 플라즈마를 주입시키는 단계;상기의 단계들을 반복적으로 실행하여 하부전극을 형성시키는 단계;를 실행하도록 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 2 |
2
제1항에 있어서,상기에서 원자층 증착방법을 연속적으로 사용하여 MIM 캐패시터를 형성시키는 단계를 더 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 3 |
3
제1항에 있어서,상기에서 형성되는 하부전극 및 상부전극의 물질은 Ru, RuTiN, TiN, Pt, Ir, RuO2, IrO2 중에 어느 하나 선택하거나 또는 2이상 혼합하여 이루어지도록 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 4 |
4
제1항에 있어서,상기에서 형성되는 유전박막의 물질은 ZrO2, Ta2O5, HfO2, La2O3, Al2O3, TiO2 중에 어느 하나 선택하거나 또는 2이상 혼합하여 이루어지도록 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 5 |
5
제1항 또는 제3항에 있어서,상기의 하부전극 및 상부전극에 대한 형성시의 두께는 100Å ~ 500Å 범위에서 이루어지도록 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 6 |
6
제1항 또는 제4항에 있어서,상기의 유전박막에 대한 형성시의 두께는 100Å ~ 500Å 범위에서 이루어지도록 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서,상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계에서,상기 가스는 H2, N2 및 NH3 로 이용하여 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 9 |
9
제1항에 있어서,상기의 유전박막을 형성시키는 단계에서,상기의 유전박막을 형성하기 위해 금속을 포함하는 유기 금속 소스의 주입을 통해 표면을 흡착시키는 단계;상기에서 흡착되지 않은 소스의 퍼지를 위해 일정 시간동안 불활성 가스를 주입시키는 단계;상기의 실행 후에 귀금속 산화막을 형성하기 위해 산소를 포함한 가스와 함께 플라즈마를 주입시키는 단계;상기의 단계들을 반복적으로 실행하여 유전박막을 형성시키는 단계;를 실행하도록 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 10 |
10
제1항 또는 제9항에 있어서,상기의 귀금속 산화막을 형성하기 위해 산소를 포함한 가스와 함께 플라즈마를 주입시키는 단계에서,상기 산소를 포함한 가스는 O2, H2O, O3, N2O 로 이용하여 실행하는 것을 특징으로 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 11 |
11
제1항 또는 제9항에 있어서,상기 하부전극 또는 유전박막을 형성시키는 과정에서,상기에서 형성된 하부전극의 층 또는 유전박막의 층의 결정화도를 높이도록 각층의 형성후 레이 트레이싱법(RTA)를 통한 열처리를 실행하도록 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 12 |
12
삭제
|
| 13 |
13
반도체 소자의 캐패시터를 형성하는 방법에 있어서,실리콘을 원재료로 하는 반도체 소자의 기판에 원자층 증착방법을 이용하여 하부전극을 형성시키는 단계와, 상기 하부전극 상에 원자층 증착방법을 이용하여 유전물질로 이루어진 유전박막을 형성시키는 단계와, 상기 유전박막 상에 원자층 증착방법을 이용하여 하부전극과 같은 물질로 이루어진 상부전극을 형성시키는 단계와, 상기에서 원자층 증착방법을 연속적으로 사용하여 MIM 캐패시터를 형성시키는 단계를 실행하되,상기의 하부전극을 형성시키는 단계에서, 상기의 하부전극을 형성하기 위해 금속 리간드를 포함하는 유기 금속 소스를 사용하여 일정한 시간동안의 주입을 통해 표면에 흡착시키는 단계와, 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계와, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 H2, N2 및 NH3 의 가스와 함께 플라즈마를 주입시키는 단계와, 상기의 실행 후에 귀금속 산화막을 형성하기 위해 산소를 포함한 O2, H2O, O3, N2O 의 가스와 함께 플라즈마를 주입시키는 단계와, 상기의 단계들을 반복적으로 실행하여 하부전극을 형성시키는 단계를 실행하고,상기의 유전박막을 형성시키는 단계에서, 상기의 유전박막을 형성하기 위해 금속을 포함하는 유기 금속 소스의 주입을 통해 표면을 흡착시키는 단계와, 상기에서 흡착되지 않은 소스의 퍼지를 위해 일정 시간동안 불활성 가스를 주입시키는 단계와, 상기의 실행 후에 귀금속 산화막을 형성하기 위해 산소를 포함한 O2, H2O, O3, N2O 의 가스와 함께 플라즈마를 주입시키는 단계와, 상기의 단계들을 반복적으로 실행하여 유전박막을 형성시키는 단계를 실행하며,상기 하부전극 또는 유전박막을 형성시키는 과정에서, 상기에서 형성된 하부전극의 층 또는 유전박막의 층의 결정화도를 높이도록 각층의 형성후 레이 트레이싱법(RTA)를 통한 열처리를 실행하도록 하는 반도체 소자의 엠아이엠 캐패시터 형성방법
|
| 14 |
14
삭제
|
