요약 | 본 발명은 고주파 회로에 사용되는 전송라인(Transmission Line), 트랜지스터, 인덕터, 커패시터 및 저항을 비롯한 각종 고주파용 디바이스들을 모델링한다.본 발명에 따르면, 모델링할 고주파용 디바이스의 기본단위의 셀을 정의하고, 정의한 기본단위 셀이 포함되도록 테스트 구조를 제작하며, 제작한 테스트 구조를 측정하고, 테스트 구조의 등가회로를 PEEC형태의 등가모델을 이용하여 정의하며, 측정한 테스트 구조의 정의된 전기적 등가모델내의 인덕턴스, 커패시턴스 및 저항의 값을 측정한 값에 피팅(fitting)시켜 등가회로를 구성하는 인덕턴스, 커패시턴스 및 저항의 값을 추출하며, 추출 결과로 설계규칙 라이브러리를 생성하고, 설계규칙 라이브러리에 따라 고주파용 디바이스를 모델링한다. 디바이스, 모델링, PEEC, 패드, 셀, 기본단위, 설계규칙, 테스트구조, PE, |
---|---|
Int. CL | G06F 17/50 (2006.01) |
CPC | G06F 17/5068(2013.01) G06F 17/5068(2013.01) |
출원번호/일자 | 1020050133303 (2005.12.29) |
출원인 | 전자부품연구원 |
등록번호/일자 | 10-0716798-0000 (2007.05.03) |
공개번호/일자 | |
공고번호/일자 | (20070514) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2005.12.29) |
심사청구항수 | 6 |