1 |
1
회로기판;
상기 회로기판 상에 구비된 제1 조절 커패시터; 및
상기 제1 조절 커패시터에 커플링되며, 본딩 와이어 및 본딩 패드를 통해 상기 회로기판 상에 본딩되고, 엘씨 래더(LC ladder) 네트워크를 통해 대역폭이 조절되는 증폭용 IC칩을 포함하되,
상기 엘씨 래더 네트워크는,
상기 제1 조절 커패시터를 포함하는 입력 커패시터와,
상기 본딩 패드에 의한 제1 기생 커패시터를 포함하는 출력 커패시터와,
상기 입력 커패시터와 상기 출력 커패시터를 연결하고, 상기 본딩 와이어의 인덕턴스 성분을 포함하는 연결 인덕터를 포함하며,
영점 주파수를 조절하여 상기 증폭용 IC칩의 주파수 응답 특성을 평탄화하는 것인 증폭 장치
|
2 |
2
제1항에 있어서, 상기 본딩 와이어의 인덕턴스는,
1mm 길이당 0
|
3 |
3
제1항에 있어서, 상기 증폭용 IC칩이 적어도 하나의 트랜지스터를 포함할 때,
상기 출력 커패시터는 상기 트랜지스터의 게이트와 소스 및 게이트와 드레인간의 제2 기생 커패시터를 더 포함하는 증폭 장치
|
4 |
4
삭제
|
5 |
5
제1항에 있어서, 상기 입력 커패시터는,
상기 회로기판에 의한 제3 기생 커패시터를 더 포함하는 증폭 장치
|
6 |
6
내부 커패시터를 포함하는 증폭용 IC칩을 설계하는 단계;
상기 증폭용 IC칩의 본딩 패드와 회로기판을 본딩 와이어로 연결하는 단계; 및
상기 회로기판에 실장되어 상기 증폭용 IC칩과 연결되는 외부 커패시터의 커패시턴스를 조절하여 상기 증폭용 IC칩의 대역폭을 조절하는 단계를 포함하되,
상기 조절하는 단계는,
엘씨 래더 네트워크를 통해 영점 주파수를 조절하여, 상기 증폭용 IC칩의 주파수 응답 특성을 평탄화하는 단계를 포함하는 것인 증폭 장치의 대역폭 조절 방법
|
7 |
7
제6항에 있어서, 상기 엘씨 래더 네트워크는,
상기 외부 커패시터를 포함하는 입력 커패시터;
상기 본딩 패드에 의한 제1 기생 커패시터를 포함하는 출력 커패시터; 및
상기 입력 커패시터와 상기 출력 커패시터를 연결하고, 상기 본딩 와이어의 인덕턴스 성분을 포함하는 연결 인덕터를 포함하는 증폭 장치의 대역폭 조절 방법
|
8 |
8
제7항에 있어서, 상기 본딩 와이어의 인덕턴스는,
1mm 길이당 0
|
9 |
9
제6항에 있어서, 상기 설계하는 단계에서,
상기 내부 커패시터는 상기 증폭용 IC칩의 기생 커패시터를 고려하여 결정되는 증폭 장치의 대역폭 조절 방법
|
10 |
10
삭제
|