| 1 |
1
비이진 QC-LDPC(Non-Binary Quasi Cyclic Low-Density Parity Check) 부호의 복호 장치에 있어서,최대값 중에서 최소값을 찾는 최소-최대 알고리즘(Min-Max Algorithm)을 사용하여 체크 노드 연산(Check Node Processing)을 수행하는 체크 노드 연산부를 포함하고,상기 체크 노드 연산부는,패리티 검사 행렬(parity check matrix)의 각 행을 하나의 블록 레이어로 연산하는 구조의 최소-최대 연산 블록(Min-Max Block)으로 구성되어 상기 최소-최대 알고리즘에서의 병합 연산(Merge Processing)을 두 방향(2-way)으로 수행하되, 상기 병합 연산을 L-병합(Left Merging) 연산과 R-병합(Right Merging) 연산으로 구분하여 상기 L-병합 연산과 상기 R-병합 연산을 동시에 수행하고,상기 패리티 검사 행렬을 이루는 단위 행렬은 행렬의 대각선 방향에 위치하는 원소가 갈루아 체(Galois-Field)의 원소로 구성되고 행렬의 나머지 원소가 0으로 구성되는 N×N 크기의 정방형 행렬이며,상기 최소-최대 연산 블록은,수신된 심볼의 LLR(log likelihood ratio) 값 중에서 최소 값을 찾는 기본 연산 단위인 최소-최대 연산부가 상기 갈루아 체의 원소 개수로 구성되되, 블록 레이어 기반으로 상기 체크 노드 연산을 수행하기 위해서 상기 단위 행렬을 N개의 행씩 한번에 처리하도록 상기 최소-최대 연산부가 N개로 구성되는 것을 특징으로 하는 비이진 QC-LDPC 부호의 복호 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 체크 노드 연산부는,각 연산 사이클 마다 두 개의 입력 벡터를 입력 받되, 상기 입력 벡터 각각에 대하여 LLR(log likelihood ratio) 값을 상기 갈루아 체의 원소 개수만큼 입력 받는 것을 특징으로 하는 비이진 QC-LDPC 부호의 복호 장치
|
| 4 |
4
제3항에 있어서,상기 비이진 QC-LDPC 부호의 복호 장치는,상기 체크 노드 연산부의 상기 입력 벡터에 대한 스케줄링을 제어하는 스케줄러를 더 포함하는 비이진 QC-LDPC 부호의 복호 장치
|
| 5 |
5
제1항에 있어서,상기 최소-최대 알고리즘은,포워드 메트릭(Forward Metrics), 백워드 메트릭(Backward Metrics), 그리고 병합 연산(Merge Processing)을 포함하며,상기 최소-최대 연산부는,상기 포워드 메트릭과 상기 백워드 메트릭에서 수학식 1에 의해 생성된 조합을 계산하도록 제어하고, 상기 병합 연산에서 수학식 2에 의해 생성된 조합을 계산하도록 제어하는 스위치 네트워크를 포함하는 것을 특징으로 하는 비이진 QC-LDPC 부호의 복호 장치
|
| 6 |
6
제1항에 있어서,상기 체크 노드 연산부는,포워드 메트릭(Forward Metrics) 연산을 위한 제1 체크 노드 블록과,상기 포워드 메트릭의 연산과 동시에 백워드 메트릭(Backward Metrics) 연산을 위한 제2 체크 노드 블록과,L-병합(Left Merging) 연산을 위한 제3 체크 노드 블록과,상기 L-병합 연산과 동시에 R-병합(Right Merging) 연산을 위한 제4 체크 노드 블록과,상기 포워드 메트릭 연산과 상기 백워드 메트릭 연산의 결과를 저장하기 위한 메모리를 포함하여,상기 포워드 메트릭 연산과 상기 백워드 메트릭 연산이 일정 연산 사이클(dc) 동안 진행되며, 상기 연산 사이클의 중간 지점(dc/2)에서부터 상기 L-병합 연산과 상기 R-병합 연산이 동시에 진행되고, 상기 포워드 메트릭 연산과 상기 백워드 메트릭 연산이 종료되는 시점에 상기 L-병합 연산과 상기 R-병합 연산이 동시에 종료되며,상기 포워드 메트릭 연산과 상기 백워드 메트릭 연산의 결과 중에서 상기 중간 지점(dc/2)까지의 연산 결과는 상기 메모리에 저장되고, 상기 중간 지점(dc/2) 이후의 연산 결과는 상기 제3 체크 노드 블록 및 상기 제4 체크 노드 블록으로 입력되는 것을 특징으로 하는 비이진 QC-LDPC 부호의 복호 장치
|
| 7 |
7
제6항에 있어서,상기 제1 체크 노드 블록과 상기 제2 체크 노드 블록은,각 연산 사이클 마다 입력 값을 조절하기 위한 스위치 네트워크,상기 포워드 메트릭 연산 또는 상기 백워드 메트릭 연산의 결과를 다음 연산 사이클에서 사용하는 재귀적 구조의 최소-최대 연산 블록,상기 포워드 메트릭 연산 또는 상기 백워드 메트릭 연산의 결과를 저장하기 위한 레지스터를 포함하는 비이진 QC-LDPC 부호의 복호 장치
|
| 8 |
8
제6항에 있어서,상기 제3 체크 노드 블록과 상기 제4 체크 노드 블록은,각 연산 사이클 마다 입력 값을 조절하기 위한 스위치 네트워크,상기 L-병합 연산 또는 상기 R-병합 연산의 결과를 다음 연산 사이클에서 사용하는 재귀적 구조의 최소-최대 연산 블록을 포함하는 비이진 QC-LDPC 부호의 복호 장치
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
