| 1 |
1
서로 캐스케이드(cascade) 형태로 결합되고 이득 제어신호에 응답하여 선형적으로 이득을 변화시키는 가변 이득 증폭기를 복수 개 포함하고 선형 데시벨 이득(linear gain in decibel)을 갖는 가변 이득 증폭회로
|
| 2 |
2
제 1 항에 있어서, 상기 가변 이득 증폭회로는상기 이득 제어신호의 크기에 따라 지수함수적으로(exponentially) 변화하는 이득을 발생하는 것을 특징으로 하는 가변 이득 증폭회로
|
| 3 |
3
제 1 항에 있어서, 상기 가변 이득 증폭기들 각각은상기 이득 제어신호에 응답하여 동작하는 제어 트랜지스터에 병렬로 연결되고, 보상 신호에 응답하여 동작하는 보상 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭회로
|
| 4 |
4
제 3 항에 있어서, 상기 가변 이득 증폭기들 각각은입력 신호의 영역에 따라 이득 기울기를 조절 가능한 것을 특징으로 하는 가변 이득 증폭회로
|
| 5 |
5
제 3 항에 있어서, 상기 이득 제어신호와 상기 보상 신호가 동일한 크기를 갖고, 상기 제어 트랜지스터의 문턱 전압이 VTH1, 상기 보상 트랜지스터의 문턱 전압이 VTH2, 상기 이득 제어신호가 VC일 때, VC가 VTH1보다 작은 값을 가지면 상기 제어 트랜지스터와 상기 보상 트랜지스터가 모두 오프 상태이고 상기 가변 이득 증폭기들 각각은 작은 이득을 가지는 것을 특징으로 하는 가변 이득 증폭회로
|
| 6 |
6
제 3 항에 있어서, 상기 이득 제어신호와 상기 보상 신호가 동일한 크기를 갖고, 상기 제어 트랜지스터의 문턱 전압이 VTH1, 상기 보상 트랜지스터의 문턱 전압이 VTH2, 상기 이득 제어신호가 VC일 때, VC가 VTH1보다 크고 VTH2보다 작은 값을 가지면 상기 제어 트랜지스터는 온 상태이고 상기 보상 트랜지스터는 오프 상태이며, 상기 가변 이득 증폭기들 각각의 이득 기울기는 상기 제어 트랜지스터의 사이즈(W/L)에 의해 결정되는 것을 특징으로 하는 가변 이득 증폭회로
|
| 7 |
7
제 3 항에 있어서, 상기 이득 제어신호와 상기 보상 신호가 동일한 크기를 갖고, 상기 제어 트랜지스터의 문턱 전압이 VTH1, 상기 보상 트랜지스터의 문턱 전압이 VTH2, 상기 이득 제어신호가 VC일 때, VC가 VTH2보다 큰 값을 가지면 상기 제어 트랜지스터와 상기 보상 트랜지스터는 모두 온 상태이며, 상기 가변 이득 증폭기들 각각의 이득 기울기는 상기 제어 트랜지스터 및 상기 보상 트랜지스터의 트랜스컨덕턴스(gm)에 의해 결정되는 것을 특징으로 하는 가변 이득 증폭회로
|
| 8 |
8
제 1 항에 있어서, 상기 가변 이득 증폭기들 각각은상기 이득 제어신호에 응답하여 동작하는 제어 트랜지스터에 병렬로 연결되고, 보상 신호에 응답하여 동작하는 복수의 보상 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭회로
|
| 9 |
9
제 8 항에 있어서, 상기 보상 트랜지스터들은 서로 다른 문턱 전압을 갖는 것을 특징으로 하는 가변 이득 증폭회로
|
| 10 |
10
안테나로부터 아날로그 입력신호를 수신하여 필터링하는 아날로그 신호 프로세서;별도의 지수함수 발생회로를 구비하지 않고, 서로 캐스케이드 형태로 연결되고 선형 이득 특성을 갖는 가변 이득 증폭기를 복수 개 포함하고, 선형 데시벨 이득(linear gain in decibel)을 갖고, 이득 제어신호에 응답하여 상기 아날로그 신호 프로세서의 출력신호를 증폭하는 가변 이득 증폭회로;상기 가변 이득 증폭회로의 출력신호에 대해 아날로그-디지털 변환을 수행하는 아날로그-디지털 컨버터;상기 아날로그-디지털 컨버터의 출력신호에 대해 디지털 신호 처리를 수행하여 수신 데이터를 발생하는 디지털 신호 프로세서; 및상기 아날로그-디지털 컨버터의 출력신호에 기초하여 상기 이득 제어신호를 발생하는 이득 제어회로를 포함하는 수신기
|
