| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
다중 전원 전압 시스템(Multi supply voltage system)에 이용되는 레벨 변환기 (Level converter)에 있어서,
저 전원 전압의 입력 신호(IN)를 받아들이는 피모스 패스 트랜지스터(PMOS pass transistor)를 구비하고, 상기 피모스 패스 트랜지스터의 게이트는 입력 신호와 묶여 있으므로 피모스 패스 트랜지스터의 켜짐/꺼짐(On/Off)은 입력 신호에 의해 결정되고, 상기 피모스 패스 트랜지스터는 본체(body) 단자와 소스(source) 단자를 접합하여 항상 순방향 본체 바이어스(forward body bias)를 유지시킴으로써 동작속도를 향상시키는 입력 데이터 공급 회로부(110);
상기 입력 데이터 공급 회로부(110)로부터 입력 데이터를 받아들여 반전시켜 출력하는 데이터 반전 회로부(130);
상기 데이터 반전 회로부(130)의 출력에 의해 피드백되는 피드백(feedback) 회로부(120); 및
상기 데이터 반전 회로부(130)의 출력을 반전시켜 출력하는 데이터 출력 버퍼(140)를 구비하며,
상기 입력 데이터 공급 회로부(110), 상기 데이터 반전 회로부(130), 상기 피드백(feedback) 회로부(120), 및 상기 데이터 출력 버퍼(140) 모두 고 전원 전압(VDDH)에 의해서 구동되도록 구성하여 고 전원 전압(VDDH)의 단일 전원 전압만을 필요로하는 단일 전원 전압 패스 게이트 레벨 변환기
|
| 5 |
5
제4항에 있어서, 상기 데이터 반전 회로부(130)는 엔모스 트랜지스터(M3)와 피모스 트랜지스터(M2)로 구성된 인버터(inverter)로서, 상기 엔모스 트랜지스터(M3)는 상기 입력 신호(IN)에 의해, 상기 피모스 트랜지스터(M2)는 입력 데이터 공급 회로부(110)의 출력값에 의해 켜짐과 꺼짐이 결정되어 레벨이 변환된 반전된 입력신호(INb)를 출력하는 역할을 함을 특징으로 하는 단일 전원 전압 패스 게이트 레벨 변환기
|
| 6 |
6
제5항에 있어서, 상기 피드백 회로부(120)는 피모스 트랜지스터(M1)로 구성되어, 상기 데이터 반전 회로부(130)의 출력값에 의해 피드백되어 켜짐과 꺼짐이 결정되고, 켜지는 경우 공급 전원 전압인 고 전원 전압이 데이터 반전 회로부(130)의 입력이 되어 데이터 반전 회로부(130)의 피모스 트랜지스터(M2)가 완전히 꺼지게 하는 역할을 수행함을 특징으로 하는 단일 전원 전압 패스 게이트 레벨 변환기
|
| 7 |
7
제6항에 있어서, 상기 데이터 출력 버퍼(140)는 인버터(INV1)로서 데이터 반전 회로부(130)에서의 출력값을 입력받아 반전시킨 신호를 출력함을 특징으로 하는 단일 전원 전압 패스 게이트 레벨 변환기
|
| 8 |
8
제6항에 있어서, 상기 입력 신호(IN)가 논리 레벨 로우(Low, '0')일 때, 데이터 반전 회로부(130)의 엔모스 트랜지스터(M3)는 꺼지고, 입력 데이터 공급 회로부(110)의 피모스 패스 트랜지스터(M4)는 켜져서 피모스 트랜지스터 문턱 전압(threshold voltage, Vtp) 크기의 전압값(|Vtp|)을 출력으로 가지며, 이 값이 고 전원 전압으로 구동되는 데이터 반전 회로부(130)의 피모스 트랜지스터(M2)의 게이트에 입력으로 들어가게 되는데 이 때, 피모스 트랜지스터 문턱 전압이 완전한 논리 레벨 로우로 동작하면 피모스 트랜지스터(M2)가 완전하게 켜지고 따라서 데이터 반전 회로부(130)의 출력은 고 전원 전압이 되며, 피모스 트랜지스터 문턱 전압이 완전한 논리 레벨 로우로 동작하지 않는 경우 피모스 트랜지스터(M2)는 약하게 켜지게 되고 따라서 데이터 반전 회로부(130)의 출력은 완전한 논리 레벨 로우로 동작할 때 보다는 조금 늦게 고 전원 전압이 되고, 이와 같이 완전한 논리 레벨 로우로의 동작 여부가 고 전원 전압이 되기까지 걸리는 시간을 결정하는데 이는 해당 회로의 공급 전압 및 문턱 전압에 의존적이며, 이러한 고 전원 전압 값은 논리 레벨 하이(High, '1')로 동작하여 피드백 회로부(120)의 피모스 트랜지스터(M1)의 게이트에 입력으로 들어가서 피모스 트랜지스터(M1)를 꺼지게 하며, 데이터 출력 버퍼(140)를 통해 반전되어 최종 출력값은 논리 레벨 로우의 값을 가짐을 특징으로 하는 단일 전원 전압 패스 게이트 레벨 변환기
|
| 9 |
9
제8항에 있어서, 상기 입력 신호(IN)가 논리 레벨 하이일 때, 즉 저 전원 전압 값과 동일할 때, 데이터 반전 회로부(130)의 엔모스 트랜지스터(M3)는 켜지고, 입력 데이터 공급 회로부(110)의 피모스 패스 트랜지스터(M4)는 고 전원 전압으로 구동되어야 하므로 약하게 켜지게 되어서, 이로 인해 데이터 반전 회로부(130)로 저 전원 전압과 피모스 트랜지스터 문턱전압의 합(VDDL +|Vtp|)의 전압이 공급되어 데이터 반전 회로부(130)의 피모스 트랜지스터(M2) 역시 약하게 켜지게 되며, 이에 따라서 데이터 반전 회로부(130)의 피모스 트랜지스터(M2)와 엔모스 트랜지스터(M3)가 모두 켜짐으로 인한 누설전류를 방지하기 위해 엔모스 트랜지스터(M3)를 빠르게 풀-다운(pull down)시켜 0(제로)V가 된 신호가 피드백 회로부(120)의 피모스 트랜지스터(M1)를 켜지게 하고, 이로 인해 데이터 반전 회로부(130)의 피모스 트랜지스터(M2)의 게이트에 고 전원 전압이 공급되어 전류 패스를 차단시키고, 상기 데이터 반전 회로부(130)에서 풀-다운된 0V 신호는 데이터 출력 버퍼(140)를 통해 반전되어 최종 출력값은 고 전원 전압 값으로 레벨 변환된 논리 레벨 하이의 값을 가지게 됨을 특징으로 하는 단일 전원 전압 패스 게이트 레벨 변환기
|
