| 1 |
1
제1 노드를 통해 연결되는 제1 P형 전류 미러와 제1 N형 전류 미러를 포함하고, 상기 제1 노드를 통해 제1 입력 전류를 입력받는 제1 전류 미러;
제2 노드를 포함하는 입력부; 및
상기 제2 노드를 통해 연결되는 제2 P형 전류 미러와 제2 N형 전류 미러를 포함하여 상기 제1 전류 미러와 크로스커플되고, 상기 제2 노드를 통해 입력되는 제2 입력 전류를 상기 제1 입력 전류의 소정 배율만큼 증폭하는 제2 전류 미러
를 포함하여 상기 제1 입력 전류를 검출하고,
외부에서 상기 제2 노드 쪽으로 바라본 입력 임피던스는 상기 제2 전류 미러에 구비된 트랜지스터들의 소스에 구비된 부하에 의해 일정하게 유지되는 트랜스컨덕턴스를 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 2 |
2
제1항에 있어서, 상기 부하는,
상기 제2 N형 전류 미러에 구비된 트랜지스터의 소스에 구비된 제1 저항; 및
상기 제2 P형 전류 미러에 구비된 트랜지스터의 소스에 구비된 제2 저항
을 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 3 |
3
제2항에 있어서, 상기 제2 N형 전류 미러는,
상기 입력부의 일단과 연결되는 제1 드레인, 상기 제1 드레인과 연결되는 제1 게이트 및 접지전압과 연결되는 제1 소스로 이루어진 제1 NMOS 트랜지스터; 및
상기 제1 게이트와 연결되는 제2 게이트, 상기 제1 P형 전류 미러와 연결되는 제2 드레인 및 상기 제1 저항을 통해 상기 접지전압과 연결되는 제2 소스로 이루어진 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 4 |
4
제2항에 있어서, 상기 제2 P형 전류 미러는,
상기 입력부의 타단과 연결되는 제3 드레인, 상기 제3 드레인과 연결되는 제3 게이트 및 제3 소스로 이루어진 제3 PMOS 트랜지스터; 및
상기 제3 게이트와 연결되는 제4 게이트, 상기 제1 N형 전류 미러와 연결되는 제4 드레인 및 상기 제2 저항을 통해 전원전압과 연결되는 제4 소스로 이루어진 것을 특징으로 하는 제4 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 5 |
5
제1 노드를 통해 제1 입력 전류를 입력받는 제1 전류 미러; 및
상기 제1 전류 미러와 크로스커플되어, 제2 노드를 통해 입력되는 제2 입력 전류를 상기 제1 입력 전류의 소정 배율만큼 증폭하여 상기 제1 입력 전류를 검출하는 제2 전류 미러를 포함하고,
상기 제2 전류 미러는 PMOS 및 NMOS 트랜지스터들로 이루어진 다수의 MOS 트랜지스터를 포함하고, 상기 다수의 MOS 트랜지스터 중 상기 제2 노드에 연결된 MOS 트랜지스터의 트랜스컨덕턴스 성분의 비선형 특성을 제거하기 위하여 상기 다수의 MOS 트랜지스터 중 나머지 MOS 트랜지스터들의 소스에 연결된 부하를 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 6 |
6
제5항에 있어서, 외부에서 상기 제2 노드 안쪽으로 바라본 입력 임피던스는 상기 비선형 특성이 제거된 상기 제2 노드에 연결된 MOS 트랜지스터의 트랜스컨덕턴스 성분을 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 7 |
7
제6항에 있어서, 외부에서 상기 제2 노드 안쪽으로 바라본 입력 임피던스는 상기 나머지 MOS 트랜지스터들의 소스에 연결된 부하에 의해 일정한 상수로 유지되는 것을 특징으로 하는 전류 컨베이어 회로
|
| 8 |
8
제5항에 있어서, 상기 부하는 제1 및 제2 저항을 포함하고,
상기 제2 전류 미러는,
상기 제2 노드에 연결된 제1 NMOS 트랜지스터와, 상기 제2 NMOS 트랜지스터와 연결되어 N형 전류 미러를 구성하는 제2 NMOS 트랜지스터 및 상기 제2 NMOS 트랜지스터의 소스와 접지전압 사이에 연결되는 상기 제1 저항을 포함하는 N형 전류 미러; 및
상기 제2 노드에 연결된 제3 PMOS 트랜지스터와, 상기 제3 PMOS 트랜지스터와 연결되어 P형 전류 미러를 구성하는 제4 PMOS 트랜지스터 및 상기 제4 PMOS 트랜지스터의 소스와 전원전압 사이에 연결되는 상기 제2 저항을 포함하는 P형 전류 미러
를 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
| 9 |
9
접지전압과 마이크로 암페어 단위의 제1 입력 전류를 입력받는 제1 노드 사이에 연결된 제1 N형 전류 미러와, 전원전압과 상기 제1 노드 사이에 연결된 제1 P형 전류 미러를 포함하는 제1 전류 미러; 및
상기 제1 P형 전류 미러와 연결되고, 상기 접지전압과 상기 제1 입력 전류가 소정 배율만큼 증폭된 제2 입력 전류를 입력받는 제2 노드 사이에 연결된 제2 N형 전류 미러와, 상기 제1 N형 전류 미러와 연결되고, 상기 전원 전압과 상기 제2 노드 사이에 연결된 제2 P형 전류 미러를 포함하는 제2 전류 미러
를 포함하여 상기 소정 배율만큼 증폭된 상기 제2 입력 전류를 이용하여 상기 제1 입력 전류를 검출하고,
상기 제2 N형 전류 미러는,
상기 제2 노드와 연결되는 제1 NMOS 트랜지스터;
상기 제1 NMOS 트랜지스터와 연결되어 N형 전류 미러를 구성하는 제2 NMOS 트랜지스터 및
상기 제2 NMOS 트랜지스터의 소스와 상기 접지전압 사이에 연결되는 제1 저항을 포함하고,
상기 제1 저항은 상기 제1 NMOS 트랜지스터의 트랜스컨덕턴스 성분을 일정한 상수 값으로 유지시키는 것을 특징으로 하는 전류 컨베이어 회로
|
| 10 |
10
제9항에 있어서, 상기 제2 P형 전류 미러는,
상기 제2 노드와 연결되는 제3 PMOS 트랜지스터;
상기 제3 PMOS 트랜지스터와 연결되어 P형 전류 미러를 구성하는 제4 PMOS 트랜지스터; 및
상기 제4 PMOS 트랜지스터의 소스와 상기 전원 전압 사이에 연결되는 제2 저항을 포함하는 것을 특징으로 하는 전류 컨베이어 회로
|
