| 1 |
1
인에이블되면 일정한 주파수를 갖는 클럭신호를 발생하고 주파수 제어신호에 따라 상기 클럭신호를 1/2분주, 1/3분주 또는 1/6분주하여 출력하는 가변 클럭 발생부상기 가변 클럭 발생부에서 출력되는 클럭신호를 카운트하여 출력하고 8개가 카운트되면 캐리 신호를 출력하는 3비트 카운터상기 3비트 카운터에서 출력되는 캐리 신호를 카운트하여 출력하는 2비트 카운터 그리고상기 가변 클럭 발생부에 주파수 제어신호를 출력하고 상기 3비트 카운터 및 2비트 카운터를 인에이블/리셋시키고 상기 3비트 카운터 및 2비트 카운터에서 출력된카운트 신호를 수신하여 태리 길이를 판독하는 프리엠블 검출 제어부를 구비하여구성됨을 특징으로 하는 태그 칩을 위한태리 길이 판독 장치
|
| 2 |
2
제 1 항에 있어서,상기 가변 클럭 발생부는,직렬로 연결되고 동시에 인에이블 신호가 인가되어 최종 출력신호가 맨 처음으로 피드백되도록 구성되는 제 1 내지 제 5 인버터와,클럭 주파수를 분주하기 위해 일정 용량을 갖는 제 1 내지 제 3 커패시터와,상기 프리엠블 검출 제어부의 주파수 제어신호에따라 상기 제 1 인버터의 출력단에 상기 제 1 커패시터를 연결/차단하고, 상기 제 2 인버터의 출력단에 상기 제 2 커패시터를 연결/차단하며, 상기 제 3 인버터의 출력단에 상기 제 3 커패시터를 각각 연결/차단하는 제 1 내지 제 3 스위치를 구비하여 구성됨을 특징으로 하는 태그칩을 위한 태리 길이 판독 장치
|
| 3 |
3
메인 클럭신호를 이용하여 프리엠블 신호의 딜리미터를 검출하여 태리 시작점을 인식하는 단계 그리고상기 메인 클럭신호 및 상기 메인 클럭신호를 1/2, 1/3, 또는 1/6 분주한 클럭신호를 조합하여 캐리의 길이를 판독하는 단계를 포함하여 이루어짐을 특징으로 하는 태그칩을 위한 태리 길이 판독 방법
|
| 4 |
4
제 3 항에 있어서,상기 메인 클럭신호는 3
|
| 5 |
5
제 3 항에 있어서,상기 태리 길이의 최소 스펙인 6
|
| 6 |
6
제 3 항에 있어서,상기 태리 길이가 6
|
| 7 |
7
제 3 항에 있어서,상기 태리 길이가 12
|
