| 1 |
1
각 라운드에서 256 비트의 출력 결과와 상수 K와 배타적 논리합을 수행하는 제1 단계;상기 제1 단계를 수행한 결과를 선형 그룹 규칙에 의해 계산하는 제2 단계; 라운드 넘버에 따라 비선형 비그룹 규칙을 상기 제2 단계에서 계산된 256 비트에서 선택된 64 비트에 적용하는 제3 단계; 및상기 제3 단계의 결과를 3 비트 순환 좌측 시프트하는 제4 단계를 포함하는 해시 함수 생성 방법
|
| 2 |
2
제1항에 있어서,상기 선형 그룹 규칙은 다음의 식으로 나타내는 것을 특징으로 하는 해시 함수 생성 방법:
|
| 3 |
3
제1항에 있어서,상기 비선형 비구룹 규칙은 다음의 식으로 나타내는 것을 특징으로 하는 해시 함수 생성 방법:
|
| 4 |
4
제1항에 있어서,상기 제1 단계 내지 제4 단계를 소정 횟수 반복적으로 수행하는 단계를 더 포함하는 해시 함수 생성 방법
|
| 5 |
5
제1항에 있어서,상기 제1 단계 전에 길이가 256의 배수가 되도록 메시지를 패딩하는 단계를 더 포함하는 해시 함수 생성 방법
|
| 6 |
6
제1항 내지 제5항 중 어느 한 항의 해시 함수 생성 방법을 프로세서에서 실행시키기 위한 프로그램을 기록한 프로세서가 읽을 수 있는 기록매체
|
| 7 |
7
제1항 내지 제5항 중 어느 한 항의 해시 함수 생성 방법을 복수의 모듈에서 각각 수행하여 메시지를 압축하는 해시 함수 생성 장치
|
