| 1 |
1
복수개의 보정 그룹들로 분할되고 각 보정 그룹에는 다수의 워드들을 포함하는 데이터가 저장되는 데이터 저장부와, 상기 보정 그룹마다 1개의 패리티가 설정되며 다수의 패리티들이 저장되는 패리티 저장부를 구비하는 메모리부; 및상기 메모리부에 저장된 데이터를 수신하고, 상기 데이터에 포함된 다수의 워드들 중 더블 비트 에러를 갖는 워드를 포함하는 에러 데이터를 검출하고, 상기 에러 데이터에 대응하는 패리티를 상기 패리티 저장부로부터 수신하며, 상기 에러 데이터와 상기 패리티에 대해 논리(logic) 연산을 수행하여 상기 더블 비트 에러를 갖는 워드 내에서 상기 더블 비트 에러의 위치를 검출하여 보정하는 로직 제어부;를 구비하고,상기 로직 제어부는상기 에러 데이터를 검출하고, 상기 더블 비트 에러를 보정하는 에러 보정부; 및상기 에러 데이터와 상기 패리티의 논리 연산을 수행하는 연산부를 구비하는 것을 특징으로 하는 메모리 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 논리 연산은 배타적 논리합 연산인 것을 특징으로 하는 메모리 장치
|
| 4 |
4
제1항에 있어서, 상기 로직 제어부는외부로부터 상기 메모리부에 기입될 새로운 데이터를 수신하고, 상기 새로운 데이터의 파셜 패리티(partial parity)를 산출하여 일시적으로 저장하는 패리티 처리부를 더 구비하는 것을 특징으로 하는 메모리 장치
|
| 5 |
5
제4항에 있어서, 상기 패리티 처리부는상기 파셜 패리티를 이용하여 상기 패리티 저장부에 저장된 패리티들 중 대응되는 패리티를 업데이트하는 것을 특징으로 하는 메모리 장치
|
| 6 |
6
제4항에 있어서, 상기 패리티 처리부는상기 새로운 데이터를 일시 저장하는 복수개의 데이터 블록들, 및 상기 새로운 데이터의 파셜 패리티를 일시 저장하기 위하여 상기 데이터 블록들보다 적은 개수로 구성되는 복수개의 패리티 블록들을 구비하는 것을 특징으로 하는 메모리 장치
|
| 7 |
7
제1항에 있어서, 상기 메모리부는복수개의 메모리 칩들이 적층되고, 상기 복수개의 적층된 칩들은 TSV (Through Silicon Via)에 의해 서로 전기적으로 연결되어 구성된 HBM (High Bandwidth Memory) 인 것을 특징으로 하는 메모리 장치
|
| 8 |
8
제1항에 있어서, 상기 로직 제어부는상기 메모리부의 하부에 적층되고, 상기 메모리부와 TSV에 의해 전기적으로 연결된 것을 특징으로 하는 메모리 장치
|
| 9 |
9
제1항에 있어서, 상기 로직 제어부는상기 메모리부와 분리되어 장착되고, 배선을 통해 상기 메모리부에 전기적으로 연결된 것을 특징으로 하는 메모리 장치
|
| 10 |
10
복수개의 보정 그룹들로 분할되고, 각 보정 그룹에는 다수의 워드들을 포함하는 데이터가 저장되며, 상기 보정 그룹마다 1개의 패리티가 설정되며, 다수의 패리티들이 저장되는 메모리부, 및 로직 제어부를 구비하는 메모리 장치에 있어서, 상기 로직 제어부에 의해 수행되는 에러 보정 방법에 있어서,(a) 상기 복수개의 보정 그룹들 중 특정 보정 그룹에 저장된 데이터를 리드하는 단계;(b) 상기 데이터에 대한 SECDED(Single Error Correction Double Error Detection) 코드워드를 디코딩하는 단계;(c) 상기 디코딩 결과, 상기 데이터에 더블 비트 에러를 갖는 워드가 존재할 경우에, 상기 더블 비트 에러를 갖는 워드를 포함하는 에러 데이터를 검출하는 단계;(d) 상기 에러 데이터에 대응되는 패리티를 상기 메모리부로부터 리드하고, 상기 에러 데이터와 상기 리드된 패리티를 논리 연산하여 상기 더블 비트 에러를 갖는 워드 내에서 상기 더블 비트 에러의 위치를 검출하는 단계; 및(e) 상기 더블 비트 에러를 보정하는 단계;를 포함하고,상기 (d) 단계는상기 에러 데이터의 워드들과 상기 패리티의 워드를 세로로 정렬시키고, 상기 에러 데이터의 워드들과 상기 패리티의 워드에 포함된 비트들을 각각 세로 방향으로 배타적 논리합 연산하는 것을 특징으로 하는 에러 보정 방법
|
| 11 |
11
삭제
|
| 12 |
12
제10항에 있어서, 상기 메모리부에 저장된 패리티들을 업데이트하기 위하여,상기 특정 보정 그룹의 소정 블록에 기입될 새로운 데이터의 파셜 패리티를 산출하는 단계;상기 특정 보정 그룹에 저장된 데이터에 대응되는 패리티를 상기 메모리부로부터 리드하는 단계;상기 소정 블록에 저장되어 있는 올드 데이터의 파셜 패리티가 존재할 경우에, 상기 올드 데이터의 파셜 패리티와 상기 특정 보정 그룹의 패리티 및 상기 새로운 데이터의 파셜 패리티를 배타적 논리합 연산하는 단계; 및상기 배타적 논리합 연산의 결과로 생성된 패리티를 상기 메모리부에서 그에 대응되는 패리티와 교체함으로써 상기 메모리부의 패리티가 업데이트되는 단계를 구비하는 것을 특징으로 하는 에러 보정 방법
|
| 13 |
13
제12항에 있어서,상기 소정 블록에 올드 데이터의 파셜 패리티가 존재하지 않을 경우에, 상기 메모리부로부터 상기 소정 블록에 저장된 올드 데이터를 리드하는 단계; 및상기 올드 데이터의 파셜 패리티를 산출하는 단계를 더 진행한 후에,상기 올드 데이터의 파셜 패리티와 상기 특정 보정 그룹의 패리티 및 상기 새로운 데이터의 파셜 패리티를 배타적 논리합 연산하는 단계를 진행하는 것을 특징으로 하는 에러 보정 방법
|
| 14 |
14
제12항에 있어서, 상기 로직 제어부는 패리티를 처리하는 패리티 처리부를 구비하고, 상기 패리티 처리부가 상기 새로운 데이터의 파셜 패리티를 산출하기 위하여,상기 새로운 데이터를 상기 패리티 처리부에 기입하는 단계; 및상기 패리티 처리부에서 상기 올드 데이터가 클린(비어있는 상태)이 아닐 경우에 상기 새로운 데이터를 상기 올드 데이터에 오버라이트(over-write)하는 단계를 구비하는 것을 특징으로 하는 에러 보정 방법
|
| 15 |
15
제14항에 있어서, 상기 패리티 처리부에서 상기 올드 데이터가 클린일 경우,상기 올드 데이터의 파셜 패리티를 산출하는 단계; 및상기 산출된 올드 데이터의 파셜 패리티를 상기 패리티 처리부 내의 패리티 블록에 저장하는 단계를 더 구비하는 것을 특징으로 하는 에러 보정 방법
|
| 16 |
16
제14항에 있어서, 상기 패리티 처리부는 데이터를 저장하는 복수개의 데이터 블록들과 상기 데이터 블록보다 적은 개수로 구성되어 상기 파셜 패리티를 저장하는 패리티 블록들을 구비하며,상기 새로운 데이터의 파셜 패리티가 상기 패리티 블록들 중 하나에 기입되는 단계;상기 패리티 블록들이 모두 가득차 있을 경우에 상기 데이터 블록들에 저장되어 있는 데이터 중 하나와 상기 패리티 블록들에 저장되어 있는 파셜 패리티들 중 하나를 파셜 패리티 버퍼로 전송하는 단계;비워진 데이터 블록과 비워진 패리티 블록의 상태를 변경하는 단계; 및새로운 파셜 패리티를 상기 비워진 패리티 블록에 기입하는 단계를 구비하는 것을 특징으로 하는 에러 보정 방법
|
| 17 |
17
제16항에 있어서, 상기 비워진 데이터 블록의 상태는 더티(dirty)에서 클린(clean)으로 변경하고, 상기 비워진 패리티 블록은 밸리드(valid)에서 인벌리드(invalid)로 변경하는 것을 특징으로 하는 에러 보정 방법
|
