| 1 |
1
입력신호에 동기하는 펄스신호 및 상기 입력신호를 반전시킨 반전 입력신호를 기초로, 상기 입력신호에 동기하고 미리 지정된 듀티비를 가진 신호를 생성하는 논리회로부; 및상기 논리회로부의 생성 신호를 기초로 제어신호에 따라 지정된 듀티비를 가진 체배신호를 생성하는 체배부를 포함하고,상기 논리회로부는,상기 펄스신호 및 상기 반전 입력신호 중 적어도 하나를 기초로 상기 생성 신호의 하이(high) 또는 로우(low)를 결정하는 제1 D-플립플롭을 포함하는, 주파수 체배 회로
|
| 2 |
2
청구항 1에 있어서,상기 제1 D-플립플롭은,상기 반전 입력신호가 하이가 되면 상기 논리회로부의 생성 신호를 하이로 출력하고, 상기 펄스신호가 하이가 되면 상기 논리회로부의 생성 신호를 로우로 출력하는, 주파수 체배 회로
|
| 3 |
3
청구항 1에 있어서,상기 체배부는,상기 논리회로부의 생성 신호를 제어신호에 따라 지연시키는 제2 지연부; 및상기 논리회로부의 생성 신호 및 상기 제2 지연부의 지연 신호를 기초로 체배신호를 출력하는 XOR 게이트를 포함하는, 주파수 체배 회로
|
| 4 |
4
청구항 1에 있어서,상기 입력신호를 기초로 상기 입력신호의 주파수의 약수인 주파수를 가진 분주신호를 생성하는 분주기부;상기 입력신호 및 상기 분주신호를 기초로 카운팅하여, 분주신호에 대한 카운팅 최대값 신호와 입력신호에 대한 카운팅 신호를 생성하는 카운터부; 및 상기 분주신호에 대한 카운팅 최대값 신호와 상기 입력신호에 대한 카운팅 신호를 기초로 상기 펄스신호를 생성하는 펄스생성부를 더 포함하는, 주파수 체배 회로
|
| 5 |
5
청구항 4에 있어서,상기 분주기부는,제2 D-플립플롭을 통해 상기 입력신호의 주파수의 약수인 주파수를 가진 분주신호를 생성하는 분주기를 포함하는, 주파수 체배 회로
|
| 6 |
6
청구항 4에 있어서,상기 카운터부는,발진신호를 생성하는 발진기;상기 분주신호의 논리값을 상기 발진신호의 주파수로 각 주기마다 카운팅하여 상기 분주신호에 대한 카운팅 신호를 생성하는 제1 카운터;상기 입력신호의 논리값을 상기 발진신호의 주파수로 각 주기마다 카운팅하여 상기 입력신호에 대한 카운팅 신호를 생성하는 제2 카운터; 및상기 분주신호 및 상기 분주신호에 대한 카운팅 신호를 기초로 상기 분주신호에 대한 카운팅 최대값 신호를 생성하는 레지스터를 포함하는, 주파수 체배 회로
|
| 7 |
7
청구항 4에 있어서,상기 펄스신호를 지정된 시간만큼 지연하는 제1 지연부를 더 포함하는, 주파수 체배 회로
|
| 8 |
8
청구항 6에 있어서,상기 입력신호와 상기 체배신호의 비동기 정도를 검출하는 검출회로를 더 포함하는, 주파수 체배 회로
|
| 9 |
9
청구항 8에 있어서,상기 검출회로는,상기 입력신호 및 상기 발진신호를 기초로 검출펄스신호를 생성하는 제3 D-플립플롭;상기 입력신호를 지연소자로 전달하는 버퍼;D-플립플롭에 생기는 지연을 보정하는 지연소자; 및상기 지연소자의 출력 및 상기 검출펄스신호를 기초로 디지털 신호를 생성하는 제4 D-플립플롭을 포함하는, 주파수 체배 회로
|
| 10 |
10
입력신호에 동기하는 펄스신호 및 상기 입력신호를 반전시킨 반전 입력신호를 기초로, 상기 입력신호에 동기하고 미리 지정된 듀티비를 가진 신호를 생성하는 논리회로부 및 상기 논리회로부의 생성 신호를 기초로 제어신호에 따라 지정된 듀티비를 가진 체배신호를 생성하는 체배부를 포함하는 주파수 체배 회로; 및상기 주파수 체배 회로가 출력하는 체배신호를 특정 위상으로 유지시키는 위상 고정 루프 회로를 포함하고,상기 논리회로부는,상기 펄스신호 및 상기 반전 입력신호 중 적어도 하나를 기초로 상기 생성 신호의 하이(high) 또는 로우(low)를 결정하는 D-플립플롭을 포함하는, 전자 회로
|
