| 1 |
1
아날로그 신호들을 디지털 신호들로 변환하는 아날로그 디지털 컨버터들;상기 디지털 신호들을 출력하는 복수의 디지털 채널들; 및상기 디지털 신호들을 미리 결정된 홀드 시간만큼 홀드하고, 상기 홀드된 디지털 신호들을 디지털 채널에 따라 순차적으로 판독하여 출력하는 디지털 신호 중재기를 포함하는 신호 처리 장치
|
| 2 |
2
제1항에 있어서,상기 디지털 신호 중재기는,클록 신호에 기초하여 각 디지털 채널들로부터 출력된 디지털 신호를 판독하기 위한 판독 신호를 생성하는 판독 신호 생성기를 포함하는 신호 처리 장치
|
| 3 |
3
제2항에 있어서,디지털 신호 중재기는,상기 홀드된 디지털 신호들에서 상기 판독 신호가 나타내는 디지털 채널의 디지털 신호를 판독하고, 상기 판독된 디지털 신호를 출력하는, 신호 처리 장치
|
| 4 |
4
제1항에 있어서,상기 디지털 신호들이 가지는 주기들 중 가장 작은 주기는,클록 신호의 주기와 상기 디지털 채널들의 개수 간의 곱보다 큰, 신호 처리 장치
|
| 5 |
5
제1항에 있어서,상기 디지털 신호 중재기는,디지털 신호 및 상기 디지털 신호가 출력된 디지털 채널을 식별하기 위한 식별자를 포함하는 패킷 데이터를 생성하는 패킷 데이터 생성기를 포함하는 신호 처리 장치
|
| 6 |
6
제1항에 있어서,상기 홀드 시간은,클록 신호의 주기와 상기 디지털 채널들의 개수에 기초하여 결정되는, 신호 처리 장치
|
| 7 |
7
아날로그 채널들로부터 전달된 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터들;아날로그 디지털 컨버터로부터 타겟 디지털 채널을 위한 유효한 디지털 신호가 출력되었음을 나타내는 유효 출력 알림 신호를 생성하는 ADC 처리기; 및상기 유효 출력 알림 신호에 기초하여 상기 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들 중 상기 타겟 디지털 채널을 통해 출력할 디지털 신호를 결정하는 디지털 채널 처리기를 포함하는 신호 처리 장치
|
| 8 |
8
제7항에 있어서,상기 디지털 채널 처리기는,상기 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들로부터 상기 타겟 디지털 채널로 출력될 디지털 신호를 분리하는, 신호 처리 장치
|
| 9 |
9
제7항에 있어서,상기 ADC 처리기는,아날로그 채널과 아날로그 디지털 컨버터 간의 연결 정보를 포함하는 제1 연결 제어 신호 및 아날로그 디지털 컨버터의 신호 변환 동작이 완료되었음을 나타내는 신호 변환 알림 신호에 기초하여 상기 유효 출력 알림 신호를 생성하는, 신호 처리 장치
|
| 10 |
10
제9항에 있어서,상기 ADC 처리기는,아날로그 디지털 컨버터의 샘플링 제어 신호에 응답하여 상기 제1 연결 제어 신호의 값을 지연하여 출력하는 제1 플립플롭; 및상기 신호 변환 알림 신호 및 상기 제1 플립플롭의 출력 신호에 기초하여 유효 출력 알림 신호를 생성하는 제2 플립플롭을 포함하는 신호 처리 장치
|
| 11 |
11
제10항에 있어서,상기 ADC 처리기는,아날로그 디지털 컨버터와 디지털 채널 간의 연결을 제어하기 위한 사용자 제어 신호와 상기 제1 플립플롭의 출력 신호에 대한 논리 연산 결과를 상기 제2 플립플롭에 출력하는 제1 논리 게이트를 더 포함하는 신호 처리 장치
|
| 12 |
12
제11항에 있어서,상기 제2 플립플롭은,상기 신호 변환 알림 신호의 반전 신호에 응답하여 상기 제1 논리 게이트의 출력 신호의 값을 지연하여 출력하는, 신호 처리 장치
|
| 13 |
13
제7항에 있어서,상기 ADC 처리기는,디지털 클록 신호에 기초하여 상기 유효 출력 알림 신호를 디지털 펄스 신호로 변환하는 펄스 생성기를 포함하는 신호 처리 장치
|
| 14 |
14
제7항에 있어서,상기 디지털 채널 처리기는,복수의 ADC 처리기들에 의해 생성된 유효 출력 알림 신호들에 기초하여 상기 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들 중 상기 타겟 디지털 채널에 출력할 디지털 신호를 결정하는 디지털 채널 제어기를 포함하는 신호 처리 장치
|
| 15 |
15
제14항에 있어서,상기 디지털 채널 처리기는,복수의 ADC 처리기들로부터 출력된 유효 출력 알림 신호들에 대한 논리 연산 결과를 제3 플립플롭에 출력하는 제2 논리 게이트; 및상기 제2 논리 게이트의 출력 신호에 응답하여 상기 타겟 디지털 채널을 통해 출력할 디지털 신호를 생성하는 제3 플립플롭을 더 포함하는 신호 처리 장치
|
| 16 |
16
제7항에 있어서,상기 아날로그 디지털 컨버터들은,서로 다른 샘플링 주파수에 기초하여 동작하는, 신호 처리 장치
|
| 17 |
17
아날로그 신호들이 입력되는 아날로그 채널들;상기 아날로그 신호들을 디지털 신호들로 변환하는 아날로그 디지털 컨버터들; 및상기 아날로그 채널들과 상기 아날로그 디지털 컨버터들 간의 연결을 제어하는 아날로그 채널 멀티플렉서를 포함하고,상기 아날로그 채널 멀티플렉서는,각 아날로그 신호들이 상기 아날로그 디지털 컨버터들 중 어느 아날로그 디지털 컨버터에 입력되어야 하는지를 정의하는 제어 신호에 기초하여 상기 아날로그 채널들과 상기 아날로그 디지털 컨버터들 간의 연결을 제어하는, 신호 처리 장치
|
| 18 |
18
아날로그 신호들을 디지털 신호들로 변환하는 아날로그 디지털 컨버터들;상기 디지털 신호들을 처리하는 디지털 채널들; 및상기 아날로그 디지털 컨버터들과 상기 디지털 채널들 간의 연결을 제어하는 디지털 채널 멀티플렉서를 포함하고,상기 디지털 채널 멀티플렉서는,아날로그 디지털 컨버터로부터 유효한 디지털 신호가 출력되었음을 나타내는 유효 출력 알림 신호에 기초하여 상기 아날로그 디지털 컨버터들과 상기 디지털 채널들 간의 연결을 제어하는, 신호 처리 장치
|
| 19 |
19
아날로그 채널들로부터 전달된 아날로그 신호를 디지털 신호로 변환하고, 복수의 디지털 채널들을 통해 출력될 디지털 신호들이 혼합된 디지털 신호를 출력하는 아날로그 디지털 컨버터들; 및상기 디지털 신호들이 혼합된 디지털 신호를 디지털 채널별로 분리하여 각 디지털 채널들에 출력하는 디지털 채널 멀티플렉서를 포함하는 신호 처리 장치
|
| 20 |
20
제19항에 있어서,상기 디지털 채널 멀티플렉서는,아날로그 디지털 컨버터로부터 타겟 디지털 채널을 위한 유효한 디지털 신호가 출력되었음을 나타내는 유효 출력 알림 신호를 출력하는 ADC 처리기를 포함하는 신호 처리 장치
|
| 21 |
21
제20항에 있어서,상기 디지털 채널 멀티플렉서는,상기 유효 출력 알림 신호에 기초하여 상기 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들 중 상기 타겟 디지털 채널을 통해 출력할 디지털 신호를 결정하는 디지털 채널 처리기를 더 포함하는 신호 처리 장치
|
| 22 |
22
복수의 디지털 채널들로부터 출력되는 디지털 신호들을 미리 결정된 홀드 시간만큼 홀드하는 단계; 및상기 홀드된 디지털 신호들을 디지털 채널에 따라 순차적으로 판독하여 출력하는 단계를 포함하는 신호 처리 방법
|
| 23 |
23
제22항에 있어서,상기 출력하는 단계는,클록 신호에 기초하여 각 디지털 채널들로부터 출력된 디지털 신호를 판독하기 위한 판독 신호를 생성하는 단계; 및상기 판독 신호가 나타내는 디지털 채널에서 상기 홀드된 디지털 신호를 판독하여 출력하는 단계를 포함하는 신호 처리 방법
|
| 24 |
24
제23항에 있어서,상기 출력하는 단계는,상기 판독된 디지털 신호 및 상기 판독된 디지털 신호가 출력된 디지털 채널을 식별하기 위한 식별자를 포함하는 패킷 데이터를 생성하여 출력하는 단계를 포함하는 신호 처리 방법
|
| 25 |
25
제22항에 있어서,상기 디지털 신호들이 가지는 주기들 중 가장 작은 주기는,클록 신호의 주기와 상기 디지털 채널들의 개수 간의 곱보다 큰, 신호 처리 방법
|
| 26 |
26
아날로그 채널로부터 전달된 아날로그 신호를 디지털 신호로 변환하는 단계;아날로그 디지털 컨버터로부터 타겟 디지털 채널을 위한 유효한 디지털 신호가 출력되었음을 나타내는 유효 출력 알림 신호를 생성하는 단계;상기 유효 출력 알림 신호에 기초하여 복수의 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들 중 상기 타겟 디지털 채널을 통해 출력할 디지털 신호를 결정하는 단계; 및상기 결정된 디지털 신호를 상기 디지털 채널로 출력하는 단계를 포함하는 신호 처리 방법
|
| 27 |
27
제26항에 있어서,상기 디지털 신호를 결정하는 단계는,상기 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들로부터 상기 타겟 디지털 채널로 출력될 디지털 신호를 분리하는 단계를 포함하는 신호 처리 방법
|
| 28 |
28
제26항에 있어서,상기 유효 출력 알림 신호를 생성하는 단계는,아날로그 채널과 아날로그 디지털 컨버터 간의 연결 정보를 포함하는 제1 연결 제어 신호 및 아날로그 디지털 컨버터의 신호 변환 동작이 완료되었음을 나타내는 신호 변환 알림 신호에 기초하여 상기 유효 출력 알림 신호를 생성하는, 신호 처리 방법
|
| 29 |
29
제26항에 있어서,상기 디지털 신호를 결정하는 단계는,유효 출력 알림 신호들에 기초하여 상기 아날로그 디지털 컨버터들로부터 출력된 디지털 신호들 중 상기 타겟 디지털 채널에 출력할 디지털 신호를 결정하는, 신호 처리 방법
|
| 30 |
30
제22항의 방법을 실행하기 위한 프로그램이 기록된 컴퓨터에서 판독 가능한 기록 매체
|
