| 1 |
1
복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이;메모리 칩 내부에 배치된, 에러 검출 회로; 및상기 복수의 메모리 셀을 제어하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 상기 에러 검출 회로를 통해 실제 에러가 검출된 경우에만, 에러 정정 동작을 수행하도록 제어하고,상기 에러 검출 회로의 에러 검출 동작과 상기 메모리 컨트롤러의 읽기 동작이 독립적으로 수행되며,컬럼 셀렉터(column selector)는 에러 검출을 위해 ECCp(ECC an entire page) 값이 1로 설정되며, 내부 카운터(internal counter)가 상기 컬럼 셀렉터에 입력되는 것을 특징으로 하는 메모리 장치
|
| 2 |
2
제 1 항에 있어서,상기 에러 검출 회로는 페이지에 누적되는 에러도 고려하여 페이지 전체에 대해 에러를 검출하는 것을 특징으로 하는 메모리 장치
|
| 3 |
3
제 1 항에 있어서, 상기 에러 검출 회로는 행 단위 에러 검출 회로인 것을 특징으로 하는 메모리 장치
|
| 4 |
4
제 1 항에 있어서,상기 에러 검출 회로는 메모리 뱅크(bank)마다 독립적으로 배치되어 복수의 에러 검출을 동시에 수행하는 것을 특징으로 하는 메모리 장치
|
| 5 |
5
삭제
|
| 6 |
6
제 1 항에 있어서, 상기 내부 카운터는 0부터 행의 길이만큼 순차적으로 증가하며 전체 행의 데이터를 상기 에러 검출 회로로 전달하는 것을 특징으로 하는 메모리 장치
|
| 7 |
7
제 1 항에 있어서,상기 에러 검출 회로는 추가 패리티 핀(parity out)을 통해 에러 검출 결과를 상기 메모리 컨트롤러로 전달하는 것을 특징으로 하는 메모리 장치
|
| 8 |
8
제 1 항에 있어서, 상기 메모리 컨트롤러는 상기 에러 검출 회로를 통해 실제 에러가 검출된 경우에만, 리프레쉬(refresh) 동작을 수행하는 것을 특징으로 하는 메모리 장치
|
| 9 |
9
제 8 항에 있어서,상기 리프레쉬 동작은 상기 복수의 메모리 셀에 대한 읽기 동작과 관련된 활성화 동작의 횟수를 기반으로 하는 선택적 리프레시 동작을 포함하는 것을 특징으로 하는 메모리 장치
|
| 10 |
10
제 1 항에 있어서,메모리 셀에 저장된 데이터를 읽어 오류가 있는지 판단하고, 상기 판단을 기반으로 오류를 정정하여 다시 쓰는 것을 특징으로 하는 메모리 장치
|
| 11 |
11
제 1 항에 있어서, 상기 메모리 컨트롤러는 상기 메모리 셀 어레이의 행의 메모리 셀의 활성화 동작의 횟수를 임계값과 비교하여 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 것을 특징으로 하는 메모리 장치
|
| 12 |
12
메모리 장치의 메모리 셀 제어 방법에 있어서, 메모리 컨트롤러가 복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이를 제어하는 단계를 포함하되, 상기 제어 단계는상기 메모리 컨트롤러가 메모리 칩 내부에 배치된 에러 검출 회로를 통해 실제 에러가 검출된 경우에만, 에러 정정을 수행하도록 제어하는 단계를 포함하고,상기 에러 검출 회로의 에러 검출 동작과 상기 메모리 컨트롤러의 읽기 동작이 독립적으로 수행되며,컬럼 셀렉터(column selector)는 에러 검출을 위해 ECCp(ECC an entire page) 값이 1로 설정되며, 내부 카운터(internal counter)가 상기 컬럼 셀렉터에 입력되는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 13 |
13
제 12 항에 있어서,상기 에러 검출 회로는 페이지에 누적되는 에러도 고려하여 페이지 전체에 대해 에러를 검출하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 14 |
14
제 12 항에 있어서, 상기 에러 검출 회로는 행 단위 에러 검출 회로인 것을 특징으로 하는 메모리 셀 제어 방법
|
| 15 |
15
제 12 항에 있어서,상기 에러 검출 회로는 메모리 뱅크(bank)마다 독립적으로 배치되어 복수의 에러 검출을 동시에 수행하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 16 |
16
삭제
|
| 17 |
17
제 12 항에 있어서, 상기 내부 카운터는 0부터 행의 길이만큼 순차적으로 증가하며 전체 행의 데이터를 상기 에러 검출 회로로 전달하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 18 |
18
제 12 항에 있어서,상기 에러 검출 회로는 추가 패리티 핀(parity out)을 통해 에러 검출 결과를 상기 메모리 컨트롤러로 전달하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 19 |
19
제 12 항에 있어서, 상기 메모리 컨트롤러는 상기 에러 검출 회로를 통해 실제 에러가 검출된 경우에만, 리프레쉬(refresh) 동작을 수행하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 20 |
20
메모리 장치; 및상기 메모리 장치의 쓰기 동작과 읽기 동작을 제어하기 위한 프로세서를 포함하며, 상기 메모리 장치는,복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이;메모리 칩 내부에 배치된, 에러 검출 회로; 및상기 복수의 메모리 셀을 제어하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 상기 에러 검출 회로를 통해 실제 에러가 검출된 경우에만, 에러 정정 동작을 수행하도록 제어하고,상기 에러 검출 회로의 에러 검출 동작과 상기 메모리 컨트롤러의 읽기 동작이 독립적으로 수행되며,컬럼 셀렉터(column selector)는 에러 검출을 위해 ECCp(ECC an entire page) 값이 1로 설정되며, 내부 카운터(internal counter)가 상기 컬럼 셀렉터에 입력되는 것을 특징으로 하는 메모리 시스템
|
