| 1 |
1
백 게이트 기판;상기 기판 상에 형성된 절연층;상기 절연층 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극;상기 기판 상에 상기 소스 전극과 상기 드레인 전극을 연결하며, 흑린(Black Phosphorus)을 포함하는 채널층; 및상기 흑린을 포함하는 채널층 상에 산화알루미늄(Al2O3)을 포함하는 패시베이션층을 포함하고, 상기 흑린을 포함하는 채널층은 8nm의 두께를 갖는, 흑린을 기반으로 하는 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 채널층은 단층의 흑린층으로 형성된, 흑린을 기반으로 하는 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 채널층은 다층의 흑린층으로 형성된, 흑린을 기반으로 하는 트랜지스터
|
| 4 |
4
삭제
|
| 5 |
5
기판;상기 기판 상에 8nm의 두께로 형성되며, 흑린(Black Phosphorus)을 포함하는 채널층;상기 흑린을 포함하는 채널층 상에 형성되고, 산화알루미늄(Al2O3)을 포함하는 패시베이션층;상기 채널층의 양 단에 서로 이격되어 형성되며, 상기 채널층에 의해 전기적으로 연결되는 소스 전극 및 드레인 전극;상기 패시베이션층, 상기 소스 전극 및 상기 드레인 전극 상에 형성된 게이트 절연막; 및상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는, 흑린을 기반으로 하는 트랜지스터
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
기판 상에 흑린(Black Phosphorus)을 포함하는 채널층을 형성하는 단계;소스 전극과 드레인 전극을 상기 채널층의 양단에 이격되게 형성하는 단계; 및상기 흑린(Black Phosphorus)을 포함하는 채널층 상에 산화알루미늄(Al2O3)을 포함하는 패시베이션층을 형성하는 단계를 포함하고,상기 흑린을 포함하는 채널층은 8nm의 두께를 갖는, 흑린을 기반으로 하는 트랜지스터 제조 방법
|
| 9 |
9
제8항에 있어서, 상기 기판 상에 흑린을 포함하는 채널층을 형성하는 단계는,단층의 흑린층을 형성하는, 흑린을 기반으로 하는 트랜지스터 제조 방법
|
| 10 |
10
제8항에 있어서, 상기 기판 상에 흑린을 포함하는 채널층을 형성하는 단계는,다층의 흑린층을 형성하는, 흑린을 기반으로 하는 트랜지스터 제조 방법
|
| 11 |
11
제8항에 있어서, 상기 기판 상에 흑린을 포함하는 채널층을 형성하는 단계는,흑린층을 채널층은 스카치 테이프 방법으로 전사하는, 흑린을 기반으로 하는 트랜지스터 제조 방법
|
| 12 |
12
제8항에 있어서,상기 패시베이션층 상에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 더 포함하는, 흑린을 기반으로 하는 트랜지스터 제조 방법
|
