1 |
1
제 1 기판을 제공하는 것;상기 제 1 기판 상에, 반도체 소자가 형성된 활성 영역 및 상기 활성 영역을 둘러싸는 주변 영역을 포함하는 제 2 기판을 제공하는 것;상기 제 1 기판과 상기 제 2 기판의 사이에 접착막을 제공하는 것; 그리고상기 제 1 기판 상에 상기 제 2 기판을 실장하는 것을 포함하되, 상기 제 2 기판을 실장하는 것은, 상기 제 2 기판의 상기 주변 영역에서 돌출된 정렬 부재를 이용하여 상기 제 1 기판 상에 상기 제 2 기판을 정렬하는 것을 포함하는 반도체 패키지의 제조 방법
|
2 |
2
제 1 항에 있어서,상기 제 2 기판은, 상기 제 1 기판 상에 실장될 때 상기 제 1 기판의 상면과 대향되는 전면 및 상기 전면과 대향되는 후면을 포함하고,상기 제 2 기판을 정렬하는 것은, 상기 전면에 돌출된 제 1 정렬 부재를 이용하는 것을 포함하는 반도체 패키지의 제조 방법
|
3 |
3
제 2 항에 있어서,상기 제 2 기판을 정렬하는 것은, 상기 제 1 정렬 부재와 상기 제 1 기판의 상기 상면에 돌출된 베이스 정렬 부재가 서로 접촉하여 정렬하는 것을 포함하는 반도체 패키지의 제조 방법
|
4 |
4
제 3 항에 있어서,상기 제 1 정렬 부재와 상기 베이스 정렬 부재가 서로 접촉하여 정렬하는 것은, 상기 제 1 기판 상에 상기 제 2 기판이 고정되어, 상기 접착막의 유동에 의한 틸팅(tilting) 또는 미스 얼라인(miss-align)을 방지하는 것을 포함하는 반도체 패키지의 제조 방법
|
5 |
5
제 4 항에 있어서,상기 제 2 기판 상에 제 3 기판을 실장하는 것을 더 포함하고, 상기 제 3 기판을 실장하는 것은, 상기 제 2 기판의 상기 후면에 돌출된 제 2 정렬 부재를 이용하여 상기 제 3 기판을 정렬하는 것을 포함하는 반도체 패키지의 제조 방법
|
6 |
6
제 5 항에 있어서,상기 제 3 기판은, 상기 제 2 기판 상에 실장될 때 상기 제 2 기판의 상기 후면과 대향되는 전면 및 상기 전면과 대향되는 후면을 포함하고,상기 제 3 기판을 정렬하는 것은, 상기 제 2 정렬 부재와 상기 제 3 기판의 상기 전면에 돌출된 제 3 정렬 부재가 서로 접촉하여 정렬하는 것을 포함하는 반도체 패키지의 제조 방법
|
7 |
7
제 4 항에 있어서,상기 제 2 기판을 실장한 후, 상기 제 2 기판의 상기 후면에서 상기 제 2 기판을 압착하는 것을 더 포함하는 반도체 패키지의 제조 방법
|
8 |
8
제 1 항에 있어서,상기 접착막은 언더필(underfill)인 반도체 패키지의 제조 방법
|
9 |
9
제 1 기판;상기 제 1 기판 상에 실장되고, 반도체 소자가 형성되는 활성 영역 및 상기 활성 영역을 둘러싸는 주변 영역을 포함하는 제 2 기판;상기 제 1 기판과 상기 제 2 기판의 사이를 채우는 접착막; 그리고상기 제 2 기판의 상기 주변 영역에서 돌출되고, 상기 제 1 기판 상에 상기 제 2 기판을 정렬시키는 정렬 부재를 포함하는 반도체 패키지
|
10 |
10
제 9 항에 있어서,상기 제 2 기판은, 상기 제 1 기판 상에 실장될 때 상기 제 1 기판의 상면과 대향되는 전면 및 상기 전면과 대향되는 후면을 포함하고,상기 정렬 부재는 상기 전면과 상기 후면 중 적어도 하나에 제공되는 반도체 패키지
|
11 |
11
제 10 항에 있어서,상기 정렬 부재는: 상기 전면에 돌출된 제 1 정렬 부재; 및 상기 후면에 돌출된 제 2 정렬 부재를 포함하는 반도체 패키지
|
12 |
12
제 11 항에 있어서,상기 정렬 부재는, 상기 제 1 기판의 상면에 상기 제 1 정렬 부재와 대향되게 돌출되어 상기 제 1 정렬 부재와 접촉하는 베이스 정렬 부재를 더 포함하는 반도체 패키지
|
13 |
13
제 12 항에 있어서, 상기 제 1 정렬 부재의 내측면은 상기 베이스 정렬 부재의 외측면과 접촉하는 반도체 패키지
|
14 |
14
제 11 항에 있어서,상기 반도체 패키지는, 상기 제 2 기판 상에 실장되고 상기 제 2 기판의 상기 후면과 대향되는 전면 및 상기 전면에 대향되는 후면을 포함하는 제 3 기판을 더 포함하되,상기 제 3 기판은 상기 전면에 돌출되고, 상기 제 2 정렬 부재와 접촉하여 상기 제 3 기판을 정렬하는 제 3 정렬 부재를 더 포함하는 반도체 패키지
|
15 |
15
제 9 항에 있어서,상기 접착막은 언더필(underfill)인 반도체 패키지
|