| 1 |
1
테스트 대상 디바이스로부터 출력되는 공통 모드 전압과 차동 모드 전압으로 구성되는 채널 0 신호와 채널 1 신호를 공통 모드 전압과 차동 모드 전압의 차이를 그대로 전달하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기에 있어서,상기 전치 연산 증폭기는 차동차이 증폭기로 형성되는 것을 특징으로 하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기
|
| 2 |
2
제1항에 있어서,상기 차동차이 증폭기는 입력단자는 VPP단자, VPN단자, VNP단자 및 VNN단자로 구비하며,상기 VPP단자와 VPN단자는 채널 0 신호와 연결되며, 상기 VNP단자는 채널 1 신호와 연결되며, VNN단자에는 채널 0 신호와 채널 1 신호의 공통 신호(VCM)가 연결되며, 상기 차동차이 증폭기는 수학식 1의 출력을 나타내는 것을 특징으로 하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기
|
| 3 |
3
제2항에 있어서,상기 차동차이 증폭기의 출력단은 상기 VPN 단자와 연결되어, 네가티브 피드백을 형성하는 것을 특징으로 하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기
|
| 4 |
4
제1항에 있어서,상기 차동차이 증폭기의 입력단은 레일투레일(rail to rail) 방식으로 구현되는 것을 특징으로 하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기
|
| 5 |
5
제1항에 있어서,상기 차동차이 증폭기의 출력단은 폴디드 캐드코드(folded cadcode) 형태로 구현되는 것을 특징으로 하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기
|
| 6 |
6
제1항 내지 제5항 중에서 선택된 어느 한 항의 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기를 구성하는 전치 연산 증폭기와,상기 전치 연산 증폭기의 출력단과 연결되는 래치를 포함하는 공통 모드 전압 차와 차이 모드 전압 차를 동시에 비교 처리하는 고속 비교기
|
