| 1 |
1
복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터의 스위칭 동작에 따라 입력단으로 입력되는 입력 전원을 정류하여 출력단으로 출력하는 정류부; 및상기 복수의 트랜지스터 각각에 게이트 신호를 인가하는 제어부; 를 포함하고, 상기 제어부는 상기 입력 전원과 상기 게이트 신호의 위상차에 따라 상기 게이트 신호의 생성 시점 및 종료 시점 중 적어도 하나를 조절하여 상기 게이트 신호의 펄스 폭을 결정하고, 상기 제어부는,상기 입력 전원을 검출하는 입력 전원 검출부; 상기 입력 전원 검출부에서 검출된 입력 전원의 양의 레벨 및 음의 레벨의 시작 시점에서 기준 시간 동안 하이 레벨을 유지하는 PWM 신호를 생성하는 PWM 신호 생성부;상기 PWM 신호에 따라 상기 복수의 트랜지스터에 제공되는 상기 게이트 신호를 생성하는 게이트 신호 생성부; 및상기 입력 전원과 상기 게이트 신호의 위상을 비교하여 보상 신호를 생성하는 위상 비교부; 를 포함하고, 상기 PWM 신호 생성부는 상기 보상 신호에 따라 상기 PWM 신호의 펄스 폭을 조절하는 동기 정류기
|
| 2 |
2
제1항에 있어서, 상기 정류부는, 접지와 연결되는 제1 트랜지스터;접지와 연결되는 제2 트랜지스터;상기 제1 트랜지스터와 상기 출력단 사이에 배치되는 제3 트랜지스터; 및상기 제2 트랜지스터와 상기 출력단 사이에 배치되는 제4 트랜지스터; 를 포함하는 동기 정류기
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 PWM 신호 생성부는,상기 입력 전원의 양의 레벨의 시작 시점에서 기준 시간 동안 하이 레벨을 유지하는 제1 PWM 신호 및 상기 입력 전원의 음의 레벨의 시작 시점에서 기준 시간 동안 하이 레벨을 유지하는 제2 PWM 신호를 생성하는 동기 정류기
|
| 5 |
5
제4항에 있어서, 상기 위상 비교부는,상기 제1 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간과 상기 입력 전원의 양의 레벨 구간을 비교하여 제1 보상 신호를 생성하고, 상기 제2 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간과 상기 입력 전원의 음의 레벨 구간을 비교하여 제2 보상 신호를 생성하는 동기 정류기
|
| 6 |
6
제5항에 있어서, 상기 PWM 신호 생성부는,상기 제1 보상 신호에 따라 상기 제1 PWM 신호의 펄스 폭을 조절하고, 상기 제2 보상 신호에 따라 상기 제2 PWM 신호의 펄스 폭을 조절하는 동기 정류기
|
| 7 |
7
제5항에 있어서, 상기 위상 비교부는,상기 입력 전원의 양의 레벨 구간이 상기 제1 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간 보다 큰 경우, 제1 상승 보상 신호를 생성하고, 상기 입력 전원의 양의 레벨 구간이 상기 제1 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간 보다 작은 경우, 제1 하강 보상 신호를 생성하는 동기 정류기
|
| 8 |
8
제5항에 있어서, 상기 위상 비교부는,상기 입력 전원의 음의 레벨 구간이 상기 제2 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간 보다 큰 경우, 제2 상승 보상 신호를 생성하고, 상기 입력 전원의 음의 레벨 구간이 상기 제2 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간 보다 작은 경우, 제2 하강 보상 신호를 생성하는 동기 정류기
|
| 9 |
9
제7항에 있어서, 상기 PWM 신호 생성부는,상기 제1 상승 보상 신호에 따라 상기 제1 PWM 신호의 펄스 폭을 증가하고, 상기 제1 하강 보상 신호에 따라 상기 제1 PWM 신호의 펄스 폭을 감소하는 동기 정류기
|
| 10 |
10
제8항에 있어서, 상기 PWM 신호 생성부는, 상기 제2 상승 보상 신호에 따라 상기 제2 PWM 신호의 펄스 폭을 증가하고,상기 제2 하강 보상 신호에 따라 상기 제2 PWM 신호의 펄스 폭을 감소하는 동기 정류기
|
| 11 |
11
제1항에 있어서,상기 입력 전원은 교류 전원인 동기 정류기
|
| 12 |
12
정류 동작을 수행하는 복수의 트랜지스터로 입력되는 입력 전원을 검출하는 입력 전원 검출부;상기 입력 전원 검출부에서 검출된 입력 전원의 양의 레벨 및 음의 레벨의 시작 시점에서 기준 시간 동안 하이 레벨을 유지하는 PWM 신호를 생성하는 PWM 신호 생성부;상기 PWM 신호에 따라 상기 복수의 트랜지스터에 제공되는 게이트 신호를 생성하는 게이트 신호 생성부; 및상기 입력 전원과 상기 게이트 신호의 위상을 비교하여 보상 신호를 생성하는 위상 비교부; 를 포함하고, 상기 PWM 신호 생성부는 상기 보상 신호에 따라 상기 PWM 신호의 펄스 폭을 조절하는 동기 정류기의 제어 회로
|
| 13 |
13
제12항에 있어서, 상기 PWM 신호 생성부는,상기 입력 전원의 양의 레벨의 시작 시점에서 기준 시간 동안 하이 레벨을 유지하는 제1 PWM 신호 및 상기 입력 전원의 음의 레벨의 시작 시점에서 기준 시간 동안 하이 레벨을 유지하는 제2 PWM 신호를 생성하는 동기 정류기의 제어 회로
|
| 14 |
14
제13항에 있어서,상기 위상 비교부는 상기 제1 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간과 상기 입력 전원의 양의 레벨 구간을 비교하여 제1 보상 신호를 생성하고, 상기 제2 PWM 신호에 따라 생성되는 게이트 신호의 하이 레벨 구간과 상기 입력 전원의 음의 레벨 구간을 비교하여 제2 보상 신호를 생성하고,상기 PWM 신호 생성부는 상기 제1 보상 신호에 따라 상기 제1 PWM 신호의 펄스 폭을 조절하고, 상기 제2 보상 신호에 따라 상기 제2 PWM 신호의 펄스 폭을 조절하는 동기 정류기의 제어 회로
|
