| 1 |
1
제1 DC 전압으로 바이어스 된 제1입력 트랜지스터 및 제2입력 트랜지스터를 통해 입력되는 차동 AC 신호를 증폭하고 가상 접지를 통해 주파수 체배된 신호를 출력하는 차동 회로; 및상기 제1입력 트랜지스터 및 상기 제2입력 트랜지스터에 흐르는 전류를 제어하여 상기 주파수 체배된 신호의 출력 이득을 조절하는 이득 조절 회로를 포함하고,상기 이득 조절 회로는, 하나 이상의 트랜지스터를 이용하여 상기 제1입력 트랜지스터의 전류 제어를 위한 제1조절회로, 및 다른 하나 이상의 트랜지스터를 이용하여 상기 제2입력 트랜지스터의 전류 제어를 위한 제2조절회로를 포함하며,상기 제1조절회로와 상기 제2조절회로 중 하나는 상기 제1 DC 전압을 이용하며, 상기 제1조절회로와 상기 제2조절회로 중 다른 하나는 상기 제1 DC 전압과 다른 전압값을 갖는 제2 DC 전압을 이용하는 주파수 2체배기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,NMOS 트랜지스터인 상기 제1입력 트랜지스터 및 상기 제2입력 트랜지스터 각각의 드레인 단자와 제1전원전압 사이에 저항이 연결된 주파수 2체배기
|
| 4 |
4
제1항에 있어서,NMOS 트랜지스터인 상기 제1입력 트랜지스터 및 상기 제2입력 트랜지스터 각각의 드레인 단자와 제1전원전압 사이에 인덕터가 연결된 주파수 2체배기
|
| 5 |
5
제1항에 있어서,PMOS 트랜지스터인 상기 제1입력 트랜지스터 및 상기 제2입력 트랜지스터 각각의 드레인 단자와 제2전원전압 사이에 저항이 연결된 주파수 2체배기
|
| 6 |
6
제1항에 있어서,PMOS 트랜지스터인 상기 제1입력 트랜지스터 및 상기 제2입력 트랜지스터 각각의 드레인 단자와 제2전원전압 사이에 인덕터가 연결된 주파수 2체배기
|
| 7 |
7
제1항에 있어서,상기 제1조절회로는, 상기 제1입력 트랜지스터의 드레인 단자와 소정의 전압 사이에 연결된 제1 트랜지스터를 포함하고,상기 제2조절회로는, 상기 제2입력 트랜지스터의 드레인 단자와 상기 소정의 전압 사이에 연결된 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각의 게이트 단자는 상기 각각의 DC 전압에 의한 바이어스를 받는 주파수 2체배기
|
| 8 |
8
제1항에 있어서,상기 제1조절회로는, 상기 제1입력 트랜지스터의 드레인 단자와 소정의 전압 사이에 직렬 연결된 제1 트랜지스터와 제2 트랜지스터, 및 제1전류원과 상기 소정의 전압 사이에 연결되며 게이트 단자와 드레인 단자가 연결되어 있는 제3 트랜지스터를 포함하되, 여기서 상기 제1 트랜지스터의 게이트 단자는 상기 제2 DC 전압과 연결되고, 상기 제2 트랜지스터와 상기 제3 트랜지스터의 게이트 단자가 연결되어 있고,상기 제2조절회로는, 상기 제2입력 트랜지스터의 드레인 단자와 소정의 전압 사이에 직렬 연결된 제4 트랜지스터와 제5 트랜지스터, 및 제2전류원과 상기 소정의 전압 사이에 연결되며 게이트 단자와 드레인 단자가 연결되어 있는 제6 트랜지스터를 포함하되, 여기서 상기 제4 트랜지스터의 게이트 단자는 상기 제1 DC 전압과 연결되고, 상기 제5 트랜지스터와 상기 제6 트랜지스터의 게이트 단자가 연결되어 있는 주파수 2체배기
|
