| 1 |
1
그 일면에 리세스부를 갖는 제1 반도체칩;상기 제1 반도체칩의 상기 리세스부 내에 채워진 제1 접착 패턴; 및 상기 제1 접착 패턴에 의해 상기 제1 반도체칩에 부착된 제2 반도체칩을 포함하되, 상기 제1 접착 패턴은 상기 제1 반도체칩 및 상기 제2 반도체칩 사이에 배치되는 반도체 소자
|
| 2 |
2
제 1항에 있어서, 상기 제2 반도체칩은 상기 제1 접착 패턴 및 상기 제1 반도체칩과 각각 물리적으로 접촉하는 반도체 소자
|
| 3 |
3
제 1항에 있어서, 상기 제1 반도체칩은 상기 제1 접착 패턴보다 높은 열전도율을 갖는 반도체 소자
|
| 4 |
4
제 1항에 있어서, 상기 제1 반도체칩은 금속 패턴을 더 포함하되, 상기 리세스부는 상기 금속 패턴 내에 배치되는 반도체 소자
|
| 5 |
5
제 4항에 있어서, 상기 제2 반도체칩은 상기 금속 패턴 및 상기 제1 접착 패턴과 각각 물리적으로 접촉하는 반도체 소자
|
| 6 |
6
제 1항에 있어서, 상기 제1 접착 패턴 및 상기 제2 반도체칩 사이에 개재되는 금속층을 더 포함하되, 상기 금속층은 상기 제1 접착 패턴보다 높은 열전도율을 갖는 반도체 소자
|
| 7 |
7
제 1항에 있어서, 상기 제1 반도체칩의 상기 일면 및 상기 제2 반도체칩의 측면 상에 배치된 제2 접착 패턴을 더 포함하되, 상기 제2 접착 패턴은 상기 제1 접착 패턴과 동일한 물질을 포함하는 반도체 소자
|
| 8 |
8
제 1항에 있어서, 상기 리세스부는 100nm 내지 10μm의 높이를 갖는 반도체 소자
|
| 9 |
9
제 1항에 있어서, 기판을 더 포함하되, 상기 제1 반도체칩은 상기 기판 상에 배치되는 반도체 소자
|
| 10 |
10
그 일면 상에 리세스부를 갖는 제1 반도체칩을 준비하는 것;상기 리세스부 내에 접착 패턴을 형성하는 것; 및 상기 제1 반도체칩 및 상기 접착 패턴 상에 제2 반도체칩을 배치하는 것을 포함하는 반도체 소자 제조방법
|
| 11 |
11
제 10항에 있어서, 상기 제2 반도체칩은 상기 접착 패턴 및 상기 제1 반도체칩과 각각 접촉하고, 상기 제1 반도체칩은 상기 접착 패턴보다 높은 열전도율을 갖는 반도체 소자 제조방법
|
| 12 |
12
제 10항에 있어서, 상기 제1 반도체칩을 준비하는 것은: 상기 제1 반도체칩의 상기 일면 상에 마스크 패턴을 형성하는 것; 및상기 마스크 패턴에 의해 노출된 상기 제1 반도체칩을 식각하여, 상기 리세스부를 형성하는 것을 포함하는 반도체 소자 제조방법
|
| 13 |
13
제 10항에 있어서, 상기 접착 패턴을 형성하는 것은 상기 접착 패턴을 상기 제1 반도체칩 상에 도포하여, 상기 제1 반도체칩의 상기 일면을 덮는 것을 포함하는 반도체 소자 제조방법
|
| 14 |
14
제 13항에 있어서, 상기 제2 반도체칩을 배치한 후, 상기 제2 반도체칩 상에 압력을 가하여, 상기 제2 반도체칩의 하면을 상기 제1 반도체칩의 상기 일면과 물리적으로 접촉시키는 것을 더 포함하는 반도체 소자 제조방법
|
| 15 |
15
제 10항에 있어서, 상기 제1 반도체칩 상을 기판 상에 배치하는 것을 더 포함하는 반도체 소자 제조방법
|
