| 1 |
1
아날로그 신호를 입력받아 리셋 신호를 생성하는 입력부; 및 최상위 비트 단을 4분할한 커패시터 디지털 아날로그 변환기를 포함하며 상기 리셋 신호를 받아들여 디지털 신호로 출력하는 출력부;를 포함하는 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
| 2 |
2
제1항에 있어서, 상기 입력부는 D-플립플롭 구조를 사용하여 상기 아날로그 신호를 Reset 신호로 구현하는 POR모듈을 포함하는 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
| 3 |
3
제1항 또는 제2에 있어서, 상기 출력부는 커패시터 단을 MSB배열과 LSB배열 두 부분으로 나누는 Split 커패시터를 사용한 커패시터 디지털 아날로그 변환기를 구비한 DAC모듈을 포함하는 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
| 4 |
4
제3항에 있어서, 상기 출력부는 S-R 동적 래치 비교기를 구비한 비교모듈을 더 포함한 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
| 5 |
5
제4항에 있어서, 상기 S-R 동적 래치 비교기는 NAND 게이트 구조인 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
| 6 |
6
제4항에 있어서, 상기 출력부는, 상기 S-R 동적 래치 비교기의 출력값을 저장하고 상기 출력값을 상기 커패시터 디지털 아날로그 변환기에 넘겨주는 피드백 과정을 수행하는 SAR논리회로를 구비한 SAR모듈을 더 포함하는 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
| 7 |
7
제6항에 있어서, 상기 출력부는 D-플립플롭 구조로 구성되며 상기 SAR모듈의 출력신호를 클럭으로 받아 값을 저장하고 디지털 출력 신호를 출력하는 OutputRegister모듈을 더 포함하는 것을 특징으로 하는 10비트 축차 비교형 아날로그 디지털 변환기
|
