| 1 |
1
메인 메모리 또는 주변 장치에 연결되며, 프로세서들 각각이 동일한 테스크를 수행하는 듀얼 모듈러 리던던시 모드를 갖는 멀티 코어 프로세서에 있어서:상기 테스크를 수행하여 제 1 쓰기 데이터를 생성하고, 상기 제 1 쓰기 데이터에 대한 오류 검출 동작 후에 상기 제 1 쓰기 데이터를 상기 메인 메모리 또는 상기 주변 장치에 기입하는 제 1 프로세서;상기 테스크를 수행하여 제 2 쓰기 데이터를 생성하고, 상기 제 2 쓰기 데이터에 대한 오류 검출 동작 후에 상기 제 2 쓰기 데이터의 상기 메인 메모리 또는 상기 주변 장치로의 쓰기를 차단하는 제 2 프로세서; 그리고상기 듀얼 모듈러 리던던시 모드시, 상기 제 1 쓰기 데이터와 상기 제 2 쓰기 데이터를 비교하는 상기 오류 검출 동작을 수행하는 오류 매니저를 포함하되,상기 제 1 쓰기 데이터는 제 1 데이터 캐시를 사용하여 상기 메인 메모리에 기입되며, 상기 제 1 데이터 캐시는 상기 메인 메모리와의 동기화 여부를 지시하는 더티 비트를 사용하여 관리되는 멀티 코어 프로세서
|
| 2 |
2
제 1 항에 있어서,상기 제 1 프로세서는:상기 제 1 쓰기 데이터를 생성하는 제 1 프로세서 코어; 및상기 듀얼 모듈러 리던던시 모드시 상기 제 1 쓰기 데이터를 상기 메인 메모리로 전달하는 상기 제 1 데이터 캐시를 포함하는 제 1 캐시 유닛을 포함하는 멀티 코어 프로세서
|
| 3 |
3
제 2 항에 있어서,상기 제 1 캐시 유닛은:상기 제 1 프로세서 코어로부터 전달되는 상기 제 1 쓰기 데이터를 저장하는 제 1 쓰기 버퍼; 상기 제 1 쓰기 버퍼에 연결되며, 상기 듀얼 모듈러 리던던시 모드의 활성화 여부가 기입되는 제 1 DMR 레지스터; 및상기 제 1 데이터 캐시에 저장되는 제 1 쓰기 데이터의 오류를 검출하는 제 1 오류 검출기를 더 포함하는 멀티 코어 프로세서
|
| 4 |
4
제 3 항에 있어서,상기 제 2 프로세서는:상기 제 2 쓰기 데이터를 생성하는 제 2 프로세서 코어; 및상기 듀얼 모듈러 리던던시 모드시에 상기 제 2 쓰기 데이터를 상기 오류 매니저에 제공하지만, 상기 메인 메모리로의 쓰기는 차단되는 제 2 캐시 유닛을 포함하는 멀티 코어 프로세서
|
| 5 |
5
제 4 항에 있어서,상기 제 2 캐시 유닛은:상기 제 2 쓰기 데이터를 저장하고, 상기 저장된 제 2 쓰기 데이터를 상기 오류 매니저에 전달하는 제 2 쓰기 버퍼;상기 제 2 쓰기 버퍼에 연결되며, 상기 듀얼 모듈러 리던던시 모드의 활성화 여부가 기입되는 제 2 DMR 레지스터; 그리고상기 오류 매니저로부터 반환된 상기 제 2 쓰기 데이터를 저장하는 제 2 데이터 캐시를 포함하는 멀티 코어 프로세서
|
| 6 |
6
제 5 항에 있어서,상기 제 2 데이터 캐시는 상기 제 2 쓰기 데이터에 대한 더티 비트를 생성하지 않는 멀티 코어 프로세서
|
| 7 |
7
제 5 항에 있어서,상기 제 2 캐시 유닛은, 상기 제 2 데이터 캐시에 저장되는 상기 제 2 쓰기 데이터의 오류를 검출하는 제 2 오류 검출기를 더 포함하는 멀티 코어 프로세서
|
| 8 |
8
제 5 항에 있어서,상기 오류 매니저는 상기 제 1 DMR 레지스터 그리고 상기 제 2 DMR 레지스터 각각에 저장된 값이 상기 듀얼 모듈러 리던던시 모드를 지시할 때에, 상기 오류 검출 동작을 실행하는 멀티 코어 프로세서
|
| 9 |
9
제 1 항에 있어서,듀얼 코어 모드시, 상기 제 1 프로세서 및 상기 제 2 프로세서는 서로 다른 테스크들을 수행하며, 상기 오류 매니저는 상기 오류 검출 동작을 비활성화하는 멀티 코어 프로세서
|
| 10 |
10
제 1 항에 있어서,상기 오류 매니저가 상기 오류 검출 동작의 결과에 따라 생성하는 오류 플래그 신호를 제공받아 상기 제 1 프로세서 및 상기 제 2 프로세서의 오류를 정정하는 복구 모듈을 더 포함하는 멀티 코어 프로세서
|
| 11 |
11
제 10 항에 있어서,상기 복구 모듈의 제어에 따라 상기 제 1 프로세서 및 상기 제 2 프로세서를 리셋시키는 리셋 모듈을 더 포함하는 멀티 코어 프로세서
|
| 12 |
12
제 1 항에 있어서,상기 듀얼 모듈러 리던던시 모드시, 상기 제 1 프로세서와 상기 제 2 프로세서는 상이한 동작 주파수로 동작하는 멀티 코어 프로세서
|
| 13 |
13
제 12 항에 있어서,상기 듀얼 모듈러 리던던시 모드시, 상기 제 1 프로세서의 동작 주파수는 상기 제 2 프로세서의 동작 주파수보다 높은 멀티 코어 프로세서
|
| 14 |
14
제 1 프로세서와 제 2 프로세서가 동일한 테스크를 수행하는 듀얼 모듈러 리던던시 모드를 갖는 멀티 코어 프로세서의 캐시 관리 방법에 있어서:상기 제 1 프로세서로부터 상기 테스크의 결과로 생성된 제 1 쓰기 데이터와, 상기 제 2 프로세서로부터 상기 테스크의 수행 결과로 생성된 제 2 쓰기 데이터를 비교하는 단계;상기 제 1 쓰기 데이터를 제 1 데이터 캐시에, 상기 제 2 쓰기 데이터를 제 2 데이터 캐시에 저장하는 단계; 그리고상기 비교 결과에 따라 상기 제 1 데이터 캐시에 저장된 상기 제 1 쓰기 데이터를 메인 메모리 또는 주변 장치에 쓰는 단계를 포함하되,상기 제 2 데이터 캐시로부터 상기 메인 메모리 또는 상기 주변 장치로의 쓰기 동작은 차단되는 캐시 관리 방법
|
| 15 |
15
제 14 항에 있어서,상기 제 1 데이터 캐시에는 상기 제 1 쓰기 데이터의 업데이트를 관리하기 위한 더티 비트가 저장되는 캐시 관리 방법
|
| 16 |
16
제 14 항에 있어서,상기 비교하는 단계에서 상기 제 1 쓰기 데이터와 상기 제 2 쓰기 데이터가 다른 경우, 상기 제 1 프로세서와 상기 제 2 프로세서의 동작 오류를 정정하기 위한 오류 트랩 신호를 생성하는 단계를 더 포함하는 캐시 관리 방법
|
| 17 |
17
제 14 항에 있어서,상기 듀얼 모듈러 리던던시 모드시, 상기 제 1 프로세서의 동작 주파수는 상기 제 2 프로세서의 동작 주파수보다 높은 캐시 관리 방법
|
