| 1 |
1
프로세서들 각각이 동일한 테스크를 수행하는 제 1 동작 모드와, 상기 프로세서들 각각이 서로 다른 테스크를 수행하는 제 2 동작 모드를 갖는 멀티 코어 프로세서에 있어서:실행하는 소프트웨어에서 호출되는 함수가 상기 제 1 동작 모드 또는 상기 제 2 동작 모드를 요청하는 경우, 제 1 레지스터 또는 제 2 레지스터에 동작 모드 값을 기입하는 제 1 프로세서 및 제 2 프로세서;상기 제 1 레지스터 또는 상기 제 2 레지스터에 저장된 상기 동작 모드 값에 따라 상기 제 1 프로세서 및 상기 제 2 프로세서의 코어 아이디를 할당하는 매니저; 그리고상기 함수에 응답하여 상기 제 1 프로세서 및 상기 제 2 프로세서를 리셋하는 리셋 컨트롤러를 포함하되,상기 매니저는 상기 동작 모드 값이 상기 제 1 동작 모드를 지시하는 경우에는 상기 제 1 프로세서와 상기 제 2 프로세서에 동일한 코어 아이디를 할당하고, 상기 동작 모드 값이 상기 제 2 동작 모드를 지시하는 경우에는 상기 제 1 프로세서와 상기 제 2 프로세서에 서로 다른 코어 아이디를 할당하는 멀티 코어 프로세서
|
| 2 |
2
제 1 항에 있어서,상기 제 1 프로세서는:제 1 쓰기 데이터를 생성하는 제 1 프로세서 코어; 및상기 제 1 동작 모드시 상기 제 1 쓰기 데이터를 메인 메모리로 전달하는 상기 제 1 데이터 캐시를 포함하는 제 1 캐시 유닛을 포함하는 멀티 코어 프로세서
|
| 3 |
3
제 2 항에 있어서,상기 제 1 캐시 유닛은:상기 제 1 프로세서 코어로부터 전달되는 상기 제 1 쓰기 데이터를 저장하는 제 1 쓰기 버퍼; 상기 제 1 쓰기 버퍼에 연결되며, 상기 동작 모드 값이 저장되는 상기 제 1 레지스터; 및상기 제 1 데이터 캐시에 저장되는 제 1 쓰기 데이터의 오류를 검출하는 제 1 오류 검출기를 더 포함하는 멀티 코어 프로세서
|
| 4 |
4
제 3 항에 있어서,상기 제 2 프로세서는:제 2 쓰기 데이터를 생성하는 제 2 프로세서 코어; 및상기 제 1 동작 모드시에 상기 제 2 쓰기 데이터를 상기 매니저에 제공하며, 상기 메인 메모리로의 쓰기는 차단되는 제 2 캐시 유닛을 포함하는 멀티 코어 프로세서
|
| 5 |
5
제 4 항에 있어서,상기 제 2 캐시 유닛은:상기 제 2 쓰기 데이터를 저장하고, 상기 저장된 제 2 쓰기 데이터를 상기 오류 매니저에 전달하는 제 2 쓰기 버퍼;상기 제 2 쓰기 버퍼에 연결되며, 상기 제 1 동작 모드의 활성화 여부가 기입되는 상기 제 2 레지스터; 그리고상기 매니저로부터 반환된 상기 제 2 쓰기 데이터를 저장하는 제 2 데이터 캐시를 포함하는 멀티 코어 프로세서
|
| 6 |
6
제 5 항에 있어서,상기 제 2 데이터 캐시는 상기 제 2 쓰기 데이터의 더티 비트를 생성하지 않는 멀티 코어 프로세서
|
| 7 |
7
제 5 항에 있어서,상기 제 2 캐시 유닛은, 상기 제 2 데이터 캐시에 저장되는 상기 제 2 쓰기 데이터의 오류를 검출하는 제 2 오류 검출기를 더 포함하는 멀티 코어 프로세서
|
| 8 |
8
제 1 항에 있어서,상기 제 1 동작 모드시 상기 매니저는 상기 제 1 프로세서 및 상기 제 2 프로세서가 생성하는 데이터를 비교하여 오류를 검출하는 멀티 코어 프로세서
|
| 9 |
9
제 8 항에 있어서,상기 제 1 동작 모드시 상기 매니저로부터의 상기 오류의 검출 결과를 수신하여 상기 제 1 프로세서 및 상기 제 2 프로세서의 오류를 정정하는 복구 모듈을 더 포함하는 멀티 코어 프로세서
|
| 10 |
10
제 1 항에 있어서,상기 제 1 동작 모드시 상기 제 1 프로세서와 상기 제 2 프로세서는 상이한 동작 주파수로 동작하는 멀티 코어 프로세서
|
| 11 |
11
제 8 항에 있어서,상기 제 1 동작 모드시 상기 제 1 프로세서의 동작 주파수는 상기 제 2 프로세서의 동작 주파수보다 높은 멀티 코어 프로세서
|
| 12 |
12
프로세서들 각각이 동일한 테스크를 수행하는 제 1 동작 모드와, 상기 프로세서들 각각이 서로 다른 테스크를 수행하는 제 2 동작 모드를 갖는 멀티 코어 프로세서의 동작 방법에 있어서:제 1 프로세서 또는 제 2 프로세서에서 실행되는 소프트웨어의 함수가 상기 제 1 동작 모드와 상기 제 2 동작 모드 중 어느 하나로의 변경을 요청하는지 검출하는 단계;상기 검출 결과에 따라 상기 제 1 프로세서에 포함되는 제 1 레지스터 또는 상기 제 2 프로세서에 포함되는 제 2 레지스터를 설정하는 단계; 상기 제 1 프로세서 및 상기 제 2 프로세서를 리셋하는 단계; 그리고 상기 제 1 프로세서 및 상기 제 2 프로세서의 코어 아이디를 할당하는 단계를 포함하되, 상기 제 1 레지스터 또는 상기 제 2 레지스터에 설정된 동작 모드값이 상기 제 1 동작 모드에 대응하는 경우에는 상기 제 1 프로세서와 상기 제 2 프로세서는 동일한 코어 아이디를 할당받고, 상기 제 1 레지스터 또는 상기 제 2 레지스터에 설정된 상기 동작 모드값이 상기 제 2 동작 모드에 대응하는 경우에는 상기 제 1 프로세서와 상기 제 2 프로세서에 상이한 코어 아이디를 할당받는 동작 방법
|
| 13 |
13
제 12 항에 있어서,상기 제 1 동작 모드시, 상기 제 1 프로세서 및 상기 제 2 프로세서가 생성한 데이터들을 비교하여 오류를 검출하는 단계를 더 포함하는 동작 방법
|
| 14 |
14
제 12 항에 있어서,상기 제 1 동작 모드시, 상기 제 1 프로세서는 메인 메모리로의 접근이 허용되고, 상기 제 2 프로세서의 상기 메인 메모리로의 쓰기는 차단되는 동작 방법
|
| 15 |
15
제 12 항에 있어서,상기 오류가 검출되면, 상기 제 1 프로세서와 상기 제 2 프로세서의 동작 오류를 정정하기 위한 복구 단계를 더 포함하는 동작 방법
|
