| 1 |
1
시뮬레이션 장치에 있어서,포토리소그래피 클러스터 장치 시뮬레이션을 위한 출구 재귀 모델(EXIT RECURTION MODEL)을 결정하는 장치 모델 결정부;상기 결정된 출구 재귀 모델에 대응되는 파라미터를 산출하는 파라미터 산출부; 및상기 산출된 파라미터를 이용하여, 시뮬레이션된 포토리소그래피 클러스터 장치를 구동하는 공정 시뮬레이션부를 포함하고,상기 장치 모델 결정부는 상기 출구 재귀 모델의 타입을 결정하며,상기 타입은 로봇의 픽/플레이스 시간을 이용한 병목 경합 워크로드(BCW, bottleneck contention workload) 연산에 기초하여, 웨이퍼의 지연을 시뮬레이션하는 장치 로그 타입을 포함하여, 웨이퍼 제조 공정(FAB) 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공하는 시뮬레이션 장치
|
| 2 |
2
제1항에 있어서,상기 파라미터 산출부는 상기 결정된 장치 모델에 대응하여, 웨이퍼 랏 사이클 시간(CT, lot cycle time), 웨이퍼 랏 거주 시간(LRT, lot residency time), 웨이퍼 랏 처리 시간(TT, lot throughput time) 및 연산 시간(computation time)에 대응하는 파라미터 연산을 수행하는시뮬레이션 장치
|
| 3 |
3
제2항에 있어서,상기 공정 시뮬레이션부는 각 웨이퍼 랏(i)에 대한 웨이퍼(Wi)와 클래스 k(i)의 도착 시간(ai)이 결정되면, 상기 파라미터 산출부로부터 연산된 파라미터에 따라, 웨이퍼 랏 (Wi)의 처리 시작 시간 와 처리 완료 시간 를 추정하고, 추정된 시간에 기초하여 시뮬레이션된 상기 웨이퍼 랏 사이클 시간(CT, lot cycle time), 상기 웨이퍼 랏 거주 시간(LRT, lot residency time), 및 상기 웨이퍼 랏 처리 시간(TT, lot throughput time)를 각 웨이퍼 랏 i에 대해 출력하는시뮬레이션 장치
|
| 4 |
4
제1항에 있어서,상기 출구 재귀 모델(EXIT RECURTION MODEL)은장치의 로그 데이터로부터 웨이퍼에 대한 병목 현상이 없는 경우(NBC, no bottleneck contention)와, 웨이퍼에 대한 병목 현상이 존재하는 경우(BC, bottleneck contention)를 분류하여 별도 처리하는 모델인시뮬레이션 장치
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서,상기 타입은 장치의 로그 데이터로부터 웨이퍼에 대한 병목 현상이 없는 경우(NBC, no bottleneck contention)와, 웨이퍼에 대한 병목 현상이 존재하는 경우(BC, bottleneck contention)를 딜레이 파라미터에 기초하여 미리 설정된 보장 조건에 따라 결정하는 웨이퍼 로그 타입을 포함하는시뮬레이션 장치
|
| 8 |
8
제1항에 있어서,상기 타입은 웨이퍼 클래스별 웨이퍼에 대해 선형 재귀 분석 및 가중 선형 최소 제곱 추정 (WLS)을 처리하여 웨이퍼 레벨의 웨이퍼 딜레이 및 처리 시간을 추정하는 웨이퍼 랏 로그(LOT LOG) 타입을 포함하는시뮬레이션 장치
|
| 9 |
9
시뮬레이션 방법에 있어서,포토리소그래피 클러스터 장치 시뮬레이션을 위한 출구 재귀 모델(EXIT RECURTION MODEL)을 결정하는 단계;상기 결정된 출구 재귀 모델에 대응되는 파라미터를 산출하는 단계; 및상기 산출된 파라미터를 이용하여, 시뮬레이션된 포토리소그래피 클러스터 장치를 구동하는 단계를 포함하고,상기 결정하는 단계는 상기 출구 재귀 모델의 타입을 결정하는 단계를 포함하며,상기 타입은 로봇의 픽/플레이스 시간을 이용한 병목 경합 워크로드(BCW, bottleneck contention workload) 연산에 기초하여, 웨이퍼의 지연을 시뮬레이션하는 장치 로그 타입을 포함하는웨이퍼 제조 공정(FAB) 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공하는 시뮬레이션 방법
|
| 10 |
10
제9항에 있어서,상기 파라미터를 산출하는 단계는 상기 결정된 장치 모델에 대응하여, 웨이퍼 랏 사이클 시간(CT, lot cycle time), 웨이퍼 랏 거주 시간(LRT, lot residency time), 웨이퍼 랏 처리 시간(TT, lot throughput time) 및 연산 시간(computation time)에 대응하는 파라미터 연산을 수행하는 단계를 포함하는시뮬레이션 방법
|
| 11 |
11
제9항에 있어서,상기 출구 재귀 모델은 장치 로그 타입, 웨이퍼 로그 타입 및 웨이퍼 랏 로그 타입 중 적어도 하나에 대응되는 것을 특징으로 하는시뮬레이션 방법
|
| 12 |
12
제9항에 있어서,상기 출구 재귀 모델(EXIT RECURTION MODEL)은장치의 로그 데이터로부터 웨이퍼에 대한 병목 현상이 없는 경우(NBC, no bottleneck contention)와, 웨이퍼에 대한 병목 현상이 존재하는 경우(BC, bottleneck contention)를 분류하여 별도 처리하는 모델인시뮬레이션 방법
|
| 13 |
13
제10항 내지 제12항 중 어느 한 항에 기재된 방법을 컴퓨터에서 실행시키기 위한 컴퓨터 판독가능한 매체에 저장되는 컴퓨터 프로그램
|
