| 1 |
1
디버그 시작 전 시뮬레이션에 기초하여 디버그 구간에 해당하는 골든 데이터를 생성하고, 상기 생성된 골든 데이터를 트레이스 버퍼에 업로드 하여 상기 디버그 구간 중에서 에러 구간들을 파악하는 단계;상기 파악된 에러 구간들에 상응하는 에러 사이클을 검출하는 단계; 및상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 단계를 포함하고,상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 단계는,상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 저장하는 단계; 및상기 저장된 에러 데이터를 선별하여 디버그하는 단계를 포함하는 포스트 실리콘의 디버그 방법
|
| 2 |
2
제1항에 있어서,상기 에러 구간들을 파악하는 단계는,상기 골든 데이터를 상기 트레이스 버퍼에 업로드 하되, JTAG(Joint Test Action Group)를 포함하는 외부 인터페이스를 통해 업로드 하는 단계를 포함하는 포스트 실리콘의 디버그 방법
|
| 3 |
3
디버그 시작 전 시뮬레이션에 기초하여 디버그 구간에 해당하는 골든 데이터를 생성하고, 상기 생성된 골든 데이터를 트레이스 버퍼에 업로드 하여 상기 디버그 구간 중에서 에러 구간들을 파악하는 단계;상기 파악된 에러 구간들에 상응하는 에러 사이클을 검출하는 단계; 및상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 단계를 포함하고,상기 에러 구간들을 파악하는 단계는,상기 시뮬레이션을 통해 에러가 아닌 것으로 예측되는 구간에 해당하는 데이터를 상기 골든 데이터로 결정하는 단계;상기 디버그를 진행하면서 MISR(Multiple Input Signature Register)를 통해 압축하여 실시간으로 에러인 구간과, 상기 골든 데이터를 비교하며 에러 여부를 판단하는 단계; 및상기 판단 결과 에러가 발생하는 데이터에 대해 1비트(bit)의 태그 비트(EI tag)를 이용하여 기록하는 단계를 포함하는 포스트 실리콘의 디버그 방법
|
| 4 |
4
제3항에 있어서,상기 판단 결과 에러가 발생하지 않는 구간에 대해서는 인덱스(EI index)를 이용하여 기록하는 단계를 더 포함하는 포스트 실리콘의 디버그 방법
|
| 5 |
5
제3항에 있어서,상기 디버그 구간 중에서 에러 구간들을 파악하는 단계는,상기 디버그 구간에 해당하는 골든 데이터를 상기 MISR(Multiple Input Signature Register) 사이즈로 분할하여 압축하는 단계; 및상기 분할 및 압축된 골든 데이터를 칩 내 디램(DRAM)에 저장하는 단계를 포함하는 포스트 실리콘의 디버그 방법
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서,상기 파악된 에러 구간 내의 모든 코어가 에러인 경우, 디램(DRAM)에 상기 생성된 골든 데이터를 추가하는 단계를 더 포함하는 포스트 실리콘의 디버그 방법
|
| 8 |
8
디버그 시작 전 시뮬레이션에 기초하여 디버그 구간에 해당하는 골든 데이터를 생성하고, 상기 생성된 골든 데이터를 트레이스 버퍼에 업로드 하여 상기 디버그 구간 중에서 에러 구간들을 파악하는 단계;상기 파악된 에러 구간들에 상응하는 에러 사이클을 검출하는 단계; 및상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 단계를 포함하고,상기 에러 사이클을 검출하는 단계는,사이클 별로 에러 사이클을 판별하여 태그 비트(EC tag) 형태로 저장하되, 쉐도우(shadow) 버퍼를 이용하여 상기 판별된 에러 사이클을 저장하는 단계를 포함하는 포스트 실리콘의 디버그 방법
|
| 9 |
9
디버그 시작 전 시뮬레이션에 기초하여 디버그 구간에 해당하는 골든 데이터를 생성하고, 상기 생성된 골든 데이터를 트레이스 버퍼에 업로드 하여 상기 디버그 구간 중에서 에러 구간들을 파악하는 세션 1 처리부;상기 파악된 에러 구간들에 상응하는 에러 사이클을 검출하는 세션 2 처리부; 및상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 세션 3 처리부를 포함하고,상기 세션 3 처리부는,상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 저장하고, 상기 저장된 에러 데이터를 선별하여 디버그하는를 포함하는 포스트 실리콘의 디버그 장치
|
| 10 |
10
제9항에 있어서,상기 세션 1 처리부는,상기 골든 데이터를 상기 트레이스 버퍼에 업로드 하되, JTAG(Joint Test Action Group)를 포함하는 외부 인터페이스를 통해 업로드 하는 단계를 포함하는 포스트 실리콘의 디버그 장치
|
| 11 |
11
디버그 시작 전 시뮬레이션에 기초하여 디버그 구간에 해당하는 골든 데이터를 생성하고, 상기 생성된 골든 데이터를 트레이스 버퍼에 업로드 하여 상기 디버그 구간 중에서 에러 구간들을 파악하는 세션 1 처리부;상기 파악된 에러 구간들에 상응하는 에러 사이클을 검출하는 세션 2 처리부; 및상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 세션 3 처리부를 포함하고,상기 세션 1 처리부는,상기 시뮬레이션을 통해 에러가 아닌 것으로 예측되는 구간에 해당하는 데이터를 상기 골든 데이터로 결정하고, 상기 디버그를 진행하면서 MISR(Multiple Input Signature Register)를 통해 압축하여 실시간으로 에러인 구간과, 상기 골든 데이터를 비교하며 에러 여부를 판단하며, 상기 판단 결과 에러가 발생하는 데이터에 대해 1비트(bit)의 태그 비트(EI tag)를 이용하여 기록하는 포스트 실리콘의 디버그 장치
|
| 12 |
12
제11항에 있어서,상기 세션 1 처리부는,상기 판단 결과 에러가 발생하지 않는 구간에 대해서는 인덱스(EI index)를 이용하여 기록하는 포스트 실리콘의 디버그 장치
|
| 13 |
13
제11항에 있어서,상기 세션 1 처리부는,상기 디버그 구간에 해당하는 골든 데이터를 상기 MISR(Multiple Input Signature Register) 사이즈로 분할하여 압축하고, 상기 분할 및 압축된 골든 데이터를 칩 내 디램(DRAM)에 저장하는 포스트 실리콘의 디버그 장치
|
| 14 |
14
삭제
|
| 15 |
15
제9항에 있어서,상기 세션 1 처리부는,상기 파악된 에러 구간 내의 모든 코어가 에러인 경우, 디램(DRAM)에 상기 생성된 골든 데이터를 추가하는 포스트 실리콘의 디버그 장치
|
| 16 |
16
디버그 시작 전 시뮬레이션에 기초하여 디버그 구간에 해당하는 골든 데이터를 생성하고, 상기 생성된 골든 데이터를 트레이스 버퍼에 업로드 하여 상기 디버그 구간 중에서 에러 구간들을 파악하는 세션 1 처리부;상기 파악된 에러 구간들에 상응하는 에러 사이클을 검출하는 세션 2 처리부; 및상기 검출된 에러 사이클에 해당하는 에러 데이터를 선별적으로 디버그하는 세션 3 처리부를 포함하고,상기 세션 2 처리부는,사이클 별로 에러 사이클을 판별하여 태그 비트(EC tag) 형태로 저장하되, 쉐도우(shadow) 버퍼를 이용하여 상기 판별된 에러 사이클을 저장하는 포스트 실리콘의 디버그 장치
|
