| 1 |
1
대역폭 비트 정보를 획득하는 비트 정보 획득부;제1 열 주소를 획득하는 열 주소 획득부;상기 획득된 제1 열 주소의 비트에서 상기 획득된 대역폭 비트 정보에 상응하는 적어도 일부의 비트를 제외한 나머지 비트에 상응하는 제2 열 주소를 결정하는 열 디코더; 및상기 결정된 제2 열 주소와 획득된 행 주소로부터 식별되는 데이터에 대한 데이터 패스(data path)의 범위를 상기 식별된 데이터의 크기에 기초하여 가변적으로 결정하는 데이터 패스 관리부를 포함하는메모리 장치
|
| 2 |
2
제1항에 있어서,상기 열 디코더는,상기 획득된 대역폭 비트 정보에 상응하는 개수의 하위 비트를 상기 제1 열 주소의 비트로부터 제외한 나머지 비트에 상응하는 제2 열 주소를 결정하는메모리 장치
|
| 3 |
3
제1항에 있어서,상기 열 디코더는,상기 결정된 범위에 포함되는 적어도 하나 이상의 데이터 라인과 상기 획득된 행 주소와 관련된 데이터를 저장하는 행 데이터 저장부를 연결하기 위한 제2 열 주소를 결정하는메모리 장치
|
| 4 |
4
제3항에 있어서,상기 데이터 패스 관리부는,상기 행 주소와 관련된 데이터의 크기에 기초하여 상기 데이터 패스(data path)의 최대 범위를 결정하는메모리 장치
|
| 5 |
5
제4항에 있어서,상기 데이터 패스 관리부는,상기 대역폭 비트 정보에 기초하여 상기 결정된 최대 범위에서 상기 식별된 데이터에 대한 데이터 패스(data path)의 범위를 결정하는메모리 장치
|
| 6 |
6
제3항에 있어서,적어도 하나 이상의 데이터 패스를 통하여 상기 행 데이터 저장부에 적어도 하나 이상의 입력을 동시에 입력하기 위한 병렬 변환부를 더 포함하는메모리 장치
|
| 7 |
7
제1항에 있어서,상기 결정된 범위에 포함되는 적어도 하나 이상의 데이터 패스를 통하여 출력되는 상기 식별된 데이터의 적어도 하나 이상의 출력을 하나씩 순차적으로 출력하기 위한 직렬 변환부를 더 포함하는메모리 장치
|
| 8 |
8
서로 다른 메모리 대역폭을 갖는 복수의 주변장치들 중 선택된 어느 하나의 주변 장치의 메모리 대역폭에 따라 설정된 대역폭 비트 정보를 획득하는 비트 정보 획득부;제1 열 주소를 획득하는 열 주소 획득부;상기 획득된 제1 열 주소의 비트에서 상기 획득된 대역폭 비트 정보에 상응하는 적어도 일부의 비트를 제외한 나머지 비트에 상응하는 제2 열 주소를 결정하는 열 디코더; 및상기 결정된 제2 열 주소와 획득된 행 주소로부터 식별되는 데이터에 대한 데이터 패스(data path)의 범위를 상기 식별된 데이터의 크기에 기초하여 가변적으로 결정하는 데이터 패스 관리부를 포함하는메모리 장치
|
| 9 |
9
제8항에 있어서,상기 선택된 어느 하나의 주변장치는,내부 메모리 컨트롤러, 외부 메모리 컨트롤러, 고 대역폭 메모리(high bandwidth memory, HBM) 장치의 메모리 컨트롤러 중 어느 하나를 포함하는메모리 장치
|
| 10 |
10
비트 정보 획득부에서, 대역폭 비트 정보를 획득하는 단계;열 주소 획득부에서, 제1 열 주소를 획득하는 단계;열 디코더에서, 상기 획득된 제1 열 주소의 비트에서 상기 획득된 대역폭 비트 정보에 상응하는 적어도 일부의 비트를 제외한 나머지 비트에 상응하는 제2 열 주소를 결정하는 단계; 및데이터 패스 관리부에서, 상기 결정된 제2 열 주소와 획득된 행 주소로부터 식별되는 데이터에 대한 데이터 패스(data path)의 범위를 상기 식별된 데이터의 크기에 기초하여 결정하는 단계를 포함하는메모리 장치의 동작 방법
|
| 11 |
11
제10항에 있어서,상기 제2 열 주소를 결정하는 단계는,상기 열 디코더에서, 상기 획득된 대역폭 비트 정보에 상응하는 개수의 하위 비트를 상기 제1 열 주소의 비트로부터 제외한 나머지 비트에 상응하는 제2 열 주소를 결정하는 단계를 포함하는메모리 장치의 동작 방법
|
| 12 |
12
제10항에 있어서,상기 제2 열 주소를 결정하는 단계는,상기 열 디코더에서, 상기 결정된 범위에 포함되는 적어도 하나 이상의 데이터 라인과 상기 행 주소와 관련된 데이터를 저장하는 행 데이터 저장부를 연결하기 위한 제2 열 주소를 결정하는 단계를 포함하는메모리 장치의 동작 방법
|
| 13 |
13
제12항에 있어서,상기 데이터 패스(data path)의 범위를 결정하는 단계는,상기 데이터 패스 관리부에서, 상기 행 주소와 관련된 데이터의 크기에 기초하여 상기 데이터 패스(data path)의 최대 범위를 결정하는 단계를 더 포함하는메모리 장치의 동작 방법
|
| 14 |
14
제13항에 있어서,상기 데이터 패스(data path)의 범위를 결정하는 단계는,상기 데이터 패스 관리부에서, 상기 대역폭 비트 정보에 기초하여 상기 결정된 최대 범위에서 상기 식별된 데이터에 대한 데이터 패스(data path)의 범위를 결정하는 단계를 포함하는메모리 장치의 동작 방법
|
| 15 |
15
제12항에 있어서,병렬 변환부에서, 적어도 하나 이상의 데이터 패스를 통하여 상기 행 데이터 저장부에 적어도 하나 이상의 입력을 동시에 입력하는 단계를 더 포함하는메모리 장치의 동작 방법
|
| 16 |
16
제10항에 있어서,직렬 변환부에서, 상기 결정된 범위에 포함되는 적어도 하나 이상의 데이터 패스를 통하여 출력되는 상기 식별된 데이터의 적어도 하나 이상의 출력을 하나씩 순차적으로 출력하는 단계를 더 포함하는메모리 장치의 동작 방법
|
