| 1 |
1
제 1 층(B1)에 배치되며 제 1 나사선 형태를 구성하는 제 1 환형부들(C1)과 제 2 환형부들(C2);상기 제 1 층(B1) 아래의 제 2 층(B2)에 배치되며 제 2 나사선 형태를 구성하는 제 1 반환형부들(S1)과 제 2 반환형부들(S2); 상기 제 1 층(B1)에 배치되며 상기 제 1 환형부들(C1) 중 가장 안쪽의 제 1 환형부(C1)의 안에 배치되는 제 3 반환형부(S3)와 상기 제 1 환형부들(C1) 중 가장 바깥쪽의 제 1 환형부(C1)의 바깥에 배치되는 제 4 반환형부(S4);상기 제 1 및 제 2 환형부들(C1, C2), 그리고 상기 제 1 내지 제 4 반환형부들(S1~S4)을 하나로 연결하는 연결 수단들;상기 제 1 층(B1)에 배치되며 상기 제 1 환형부들(C1) 중 최외곽에 배치되는 상기 제 1 환형부(C1)와 연결되는 제 1 단자 라인(TL1); 상기 연결 수단들 중 하나와 전기적으로 연결되며 상기 제 1 층(B1)에 배치되는 제 2 단자 라인(TL2); 및상기 제 1 층(B1)에 배치되며 상기 제 4 반환형부(S4)와 연결되는 제 3 단자라인(TL3)을 포함하고,상기 제 2 환형부들(C2)은 각각 상기 제 1 환형부들(C1) 사이에 개재되고,상기 제 1 반환형부들(S1) 중 일부는 각각 상기 제 2 반환형부들(S2) 사이에 개재되는 차동 인덕터
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서,상기 연결수단들은 비아(via)들, 직선바(straight bar)들 및 사선바(oblique bar)들을 포함하는 차동 인덕터
|
| 4 |
4
제 3 항에 있어서,상기 사선바들은:상기 제 1 환형부들(C1)을 연결하는 제 1 사선바들(OB1); 및상기 제 1 반환형부들(S1)을 연결하는 제 2 사선바들(OB2)을 포함하며,상기 직선바들은:상기 제 1 반환형부들(S1) 중 하나와 연결되는 제 3 직선바(SB3); 및상기 제 3 직선바(SB3)와 연결되는 제 4 직선바(SB4)를 포함하되,상기 제 2 단자 라인(TL2)은 상기 제 4 직선바(SB4)와 전기적으로 연결되는 차동 인덕터
|
| 5 |
5
제 1 항에 있어서,상기 제 2 단자 라인(TL2)은 상기 제 1 단자 라인(TL1)과 상기 제 3 단자 라인(TL3) 사이에 배치되며, 상기 제 1 내지 제 3 단자 라인들(TL1~TL3)은 서로 평행한 차동 인덕터
|
| 6 |
6
제 1 항에 있어서,상기 제 1 환형부들(C1)과 상기 제 2 환형부들(C2) 내에서 전류의 흐름 방향은 서로 일치하는 차동 인덕터
|
| 7 |
7
반도체 기판(10) 상에 배치되는 제 1 배선(11); 및상기 제 1 배선 상에 상기 제 1 배선과 이격되도록 배치되는 차동 인덕터(100)를 포함하되,상기 차동 인덕터(100)는,제 1 층(B1)에 배치되며 제 1 나사선 형태를 구성하는 제 1 환형부들(C1)과 제 2 환형부들(C2);상기 제 1 층 아래의 제 2 층(B2)에 배치되며 제 2 나사선 형태를 구성하는 제 1 반환형부들(S1)과 제 2 반환형부들(S2);상기 제 1 층(B1)에 배치되며 상기 제 1 환형부들(C1) 중 가장 안쪽의 제 1 환형부(C1)의 안에 배치되는 제 3 반환형부(S3)와 상기 제 1 환형부들(C1) 중 가장 바깥쪽의 제 1 환형부(C1)의 바깥에 배치되는 제 4 반환형부(S4); 상기 제 1 및 제 2 환형부들(C1, C2), 그리고 상기 제 1 내지 제 4 반환형부들(S1~S4)을 하나로 연결하는 연결수단들을 포함하되,상기 제 1 및 제 2 환형부들(C1, C2)은 상기 제 1 배선(11)보다 두껍고,상기 제 2 환형부들(C2)은 각각 상기 제 1 환형부들(C1) 사이에 개재되고,상기 제 1 반환형부들(S1) 중 일부는 각각 상기 제 2 반환형부들(S2) 사이에 개재되는 반도체 소자
|
| 8 |
8
삭제
|
| 9 |
9
제 7 항에 있어서상기 제 1 내지 제 4 반환형부들(S1~S4)은 상기 제 1 배선보다 두꺼운 반도체 소자
|
| 10 |
10
제 7 항에 있어서,상기 반도체 소자는 상기 제 1 배선(11)과 상기 제 1 및 제 2 환형부들(C1, C2)과 상기 제 1 내지 제 4 반환형부들(S1~S4)을 각각 덮는 층간절연막들(12); 및상기 층간절연막들 중 최상층의 층간절연막을 덮는 패시베이션막(14)을 더 포함하되,상기 제 1 층(B1)은 상기 최상층의 층간절연막(12)에 해당되는 반도체 소자
|
| 11 |
11
제 7 항에 있어서,상기 차동 인덕터는:상기 제 1 층(B1)에 배치되며 상기 제 1 환형부들(C1) 중 최외곽에 배치되는 상기 제 1 환형부(C1)와 연결되는 제 1 단자 라인(TL1); 상기 연결 수단들 중 하나와 전기적으로 연결되며 상기 제 1 층(B1)에 배치되는 제 2 단자 라인(TL2); 및 상기 제 1 층(B1)에 배치되며 상기 제 4 반환형부(S4)와 연결되는 제 3 단자라인(TL3)을 더 포함하는 반도체 소자
|
| 12 |
12
제 11 항에 있어서,상기 연결수단들은 비아(via)들, 직선바(straight bar)들 및 사선바(oblique bar)들을 포함하는 반도체 소자
|
| 13 |
13
제 12 항에 있어서,상기 사선바들은:상기 제 1 환형부들(C1)을 연결하는 제 1 사선바들(OB1); 및상기 제 1 반환형부들(S1)을 연결하는 제 2 사선바들(OB2)을 포함하며,상기 직선바들은:상기 제 1 반환형부들(S1) 중 하나와 연결되는 제 3 직선바(SB3); 및상기 제 3 직선바(SB3)와 연결되는 제 4 직선바(SB4)를 포함하되,상기 제 2 단자 라인(TL2)은 상기 제 4 직선바(SB4)와 전기적으로 연결되는 반도체 소자
|
| 14 |
14
제 11 항에 있어서,상기 제 2 단자 라인(TL2)은 상기 제 1 단자 라인(TL1)과 상기 제 3 단자 라인(TL3) 사이에 배치되며, 상기 제 1 내지 제 3 단자 라인들(TL1~TL3)은 서로 평행한 반도체 소자
|
