| 1 |
1
저밀도 패리티 체크(LDPC) 복호기에 있어서:입력 로그-우도비(LLR)를 체크 노드의 메시지 정보와 가산하여 출력하는 변수 노드 계산기;상기 변수 노드 계산기의 출력값들의 부호(Sign)와, 상기 출력값들 중에서 최소값과, 이진 로그를 사용하여 상기 출력값들의 보정항을 계산하고, 상기 계산된 결과값을 상기 변수 노드 계산기로 전달하는 체크 노드 계산기; 상기 변수 노드 계산기의 출력값들의 비트 값을 결정하는 경판정 블록; 및상기 비트 값의 유효성을 검출하기 위한 패리티 체크 연산을 수행하는 패리티 체크 블록을 포함하는 저밀도 패리티 체크 복호기
|
| 2 |
2
제 1 항에 있어서,상기 변수 노드 계산기는 상기 입력 로그-우도비(LLR)에 상수 'log2 e'(e는 자연 상수)를 곱하여 초기화하는 저밀도 패리티 체크 복호기
|
| 3 |
3
제 1 항에 있어서,상기 변수 노드 계산기의 출력값들을 패리티 체크 행렬에 의해서 결정되는 연결 관계에 따라 상기 체크 노드 계산기에 전달하는 제 1 인터커넥션 블록; 및상기 체크 노드 계산기의 결과값을 상기 패리티 체크 행렬(H)에 의해서 결정되는 연결 관계에 따라 상기 변수 노드 계산기에 전달하는 제 2 인터커넥션 블록을 포함하는 저밀도 패리티 체크 복호기
|
| 4 |
4
제 1 항에 있어서,상기 체크 노드 계산기는:상기 변수 노드 계산기의 출력값들의 부호를 계산하는 부호 계산 블록;상기 변수 노드 계산기의 출력값들의 절대값들 중 최소값을 결정하는 최소값 계산 블록; 그리고상기 보정항을 계산하는 이진 로그 보정항 계산기를 포함하는 저밀도 패리티 체크 복호기
|
| 5 |
5
제 4 항에 있어서,상기 이진 로그 보정항 계산기는:제 1 로그-우도비와 제 2 로그-우도비의 가산값의 제 1 절대값을 계산하는 제 1 절대값 계산기;제 1 로그-우도비와 제 2 로그-우도비를 감산값의 제 2 절대값을 계산하는 제 2 절대값 계산기;상기 제 1 절대값의 정수 부분을 쉬프트하여 2의 지수승으로 변환하고, 상기 제 1 절대값의 소수 부분을 2의 지수승 룩업 테이블을 사용하여 2의 지수승으로 변환하는 제 1 지수승 변환부;상기 제 2 절대값의 정수 부분을 쉬프트하여 2의 지수승으로 변환하고, 상기 제 2 절대값의 소수 부분을 2의 지수승 룩업 테이블을 사용하여 2의 지수승으로 변환하는 제 2 지수승 변환부;상기 제 1 지수승 변환부의 출력에 1을 더하는 제 1 가산기;상기 제 2 지수승 변환부의 출력에 1을 더하는 제 2 가산기;상기 제 1 가산기의 출력의 이진 로그 값을 구하는 제 1 룩업 테이블;상기 제 2 가산기의 출력의 이진 로그 값을 구하는 제 2 룩업 테이블; 그리고상기 제 1 룩업 테이블과 상기 제 2 룩업 테이블에서 출력되는 값을 더하여 상기 보정항으로 출력하는 제 3 가산기를 포함하는 저밀도 패리티 체크 복호기
|
| 6 |
6
제 5 항에 있어서,상기 제 1 지수승 변환부는, 상기 제 1 절대값의 정수 부분을 쉬프트하여 2의 지수승으로 변환하는 제 1 쉬프터와, 상기 제 1 절대값의 소수 부분을 2의 지수승으로 변환하는 제 1 지수승 룩업 테이블을 포함하고,상기 제 2 지수승 변환부는, 상기 제 2 절대값의 정수 부분을 쉬프트하여 2의 지수승으로 변환하는 제 2 쉬프터와, 상기 제 2 절대값의 소수 부분을 2의 지수승으로 변환하는 제 2 지수승 룩업 테이블을 포함하는 저밀도 패리티 체크 복호기
|
| 7 |
7
제 4 항에 있어서,상기 이진 로그 보정항 계산기는:제 1 로그-우도비와 제 2 로그-우도비의 가산값을 우측으로 1-비트 쉬프트하는 제 1 쉬프터;제 1 로그-우도비와 제 2 로그-우도비의 감산값을 우측으로 1-비트 쉬프트하는 제 2 쉬프터;상기 제 1 쉬프터의 출력과 '1'의 감산 값과 '0'을 비교하는 제 1 비교기;상기 제 2 쉬프터의 출력과 '1'의 감산 값과 '0'을 비교하는 제 2 비교기;상기 제 1 비교기 및 상기 제 2 비교기의 결과를 합하여 상기 보정항으로 출력하는 가산기를 포함하는 저밀도 패리티 체크 복호기
|
| 8 |
8
제 7 항에 있어서,상기 제 1 쉬프터와 상기 제 2 쉬프터는 배선 연결(Wiring) 구조를 포함하는 저밀도 패리티 체크 복호기
|
| 9 |
9
제 1 항에 있어서,상기 패리티 체크 블록에서 수행되는 상기 패리티 체크 연산의 결과를 기초로 상기 변수 노드 계산기와 상기 체크 노드 계산기의 체크 노드 및 변수 노드의 업데이트를 위한 반복 연산의 실행 여부를 결정하는 타이밍 컨트롤러를 더 포함하는 저밀도 패리티 체크 복호기
|
| 10 |
10
제 1 항에 있어서,상기 체크 노드 계산기는 상기 변수 노드 계산기의 출력값들을 자코비언 접근(Jacobian Access) 방식으로 처리하는 저밀도 패리티 체크 복호기
|
| 11 |
11
저밀도 패리티 체크 부호의 복호 방법에 있어서:입력되는 비트 값의 로그-우도비(LLR)에 상수 'log2 e'(e는 자연 상수)를 곱하여 초기화하는 단계;상기 초기화된 로그-우도비(LLR)를 사용하여 체크 노드 및 변수 노드를 반복적으로 업데이트하는 단계; 그리고패리티 체크 연산을 통하여 상기 변수 노드의 비트 값의 오류를 검출하는 단계를 포함하되, 상기 변수 노드의 비트 값에 오류가 존재하지 않는 경우, 상기 체크 노드 및 변수 노드의 반복적 업데이트 동작은 중지되는 저밀도 패리티 체크 부호의 복호 방법
|
| 12 |
12
제 11 항에 있어서,상기 체크 노드 및 변수 노드를 반복적으로 업데이트하는 단계는:상기 로그-우도비(LLR)를 사용하여 상기 체크 노드를 업데이트하는 단계; 및상기 업데이트된 체크 노드의 값을 전달받아 상기 변수 노드를 업데이트하는 단계를 포함하는 저밀도 패리티 체크 부호의 복호 방법
|
| 13 |
13
제 12 항에 있어서,상기 체크 노드 업데이트 단계에서, 상기 로그-우도비(LLR)를 이진 로그를 사용하여 처리하는 저밀도 패리티 체크 부호의 복호 방법
|
| 14 |
14
제 11 항에 있어서,상기 변수 노드의 비트 값을 경판정 연산에 따라 결정하는 단계를 더 포함하는 저밀도 패리티 체크 부호의 복호 방법
|
| 15 |
15
제 11 항에 있어서,상기 패리티 체크 연산에서 오류가 검출되지 않는 경우, 상기 변수 노드의 비트 값을 디코딩 비트로 출력하는 단계를 더 포함하는 저밀도 패리티 체크 부호의 복호 방법
|
