| 1 |
1
기판;상기 기판 상에 제공되는 한 쌍의 이종접합 소스/드레인 영역들; 상기 한 쌍의 이종접합 소스/드레인 영역들 사이에 제공되는 이종접합 채널 영역; 및상기 한 쌍의 이종접합 소스/드레인 영역들 상에 각각 제공되는 한 쌍의 오믹 전극들을 포함하되,상기 한 쌍의 이종접합 소스/드레인 영역들의 각각은 한 쌍의 2차원 전자가스층들을 포함하고,상기 한 쌍의 오믹 전극들은 상기 기판의 상면을 향해 연장되어, 상기 한 쌍의 이종접합 소스/드레인 영역들을 각각 관통하는 게이트 올 어라운드 소자
|
| 2 |
2
제 1 항에 있어서,상기 한 쌍의 오믹 전극들의 각각은 상기 한 쌍의 2차원 전자가스층들에 전기적으로 연결되는 게이트 올 어라운드 소자
|
| 3 |
3
제 1 항에 있어서,상기 한 쌍의 이종접합 소스/드레인 영역들의 각각은:상기 기판의 상면에 수직한 방향을 따라 서로 이격되는 한 쌍의 제1 질화물 반도체 막들; 및상기 한 쌍의 제1 질화물 반도체 막들 사이에 개재하는 제2 질화물 반도체 막을 포함하는 게이트 올 어라운드 소자
|
| 4 |
4
제 1 항에 있어서,상기 한 쌍의 이종접합 소스/드레인 영역들의 각각과 상기 기판 사이에 개재하는 절연층; 및상기 이종접합 채널 영역과 상기 기판 사이에 제공되는 에어갭을 더 포함하는 게이트 올 어라운드 소자
|
| 5 |
5
제 1 항에 있어서,상기 이종접합 채널 영역은:상기 제1 방향으로 연장하는 제2 질화물 반도체 막; 및상기 제2 질화물 반도체 막을 둘러싸는 제1 질화물 반도체 막을 포함하는 게이트 올 어라운드 소자
|
| 6 |
6
제 5 항에 있어서,상기 이종접합 채널 영역을 둘러싸는 게이트 전극을 더 포함하되,상기 제1 질화물 반도체 막은 상기 제2 질화물 반도체 막과 상기 게이트 전극 사이에 개재하는 게이트 올 어라운드 소자
|
| 7 |
7
제 6 항에 있어서,상기 게이트 전극 및 상기 이종접합 채널 영역의 각각은 복수 개로 제공되고,상기 복수의 게이트 전극들은 상기 복수의 이종접합 채널 영역들을 각각 둘러싸는 게이트 올 어라운드 소자
|
| 8 |
8
기판 상에 차례로 적층된 제1 질화물 반도체 막 및 제2 질화물 반도체 막을 형성하는 것;상기 제2 질화물 반도체 막 및 상기 제1 질화물 반도체 막을 차례로 패터닝하여, 제1 리세스 영역 및 제2 리세스 영역을 형성하는 것; 상기 제2 질화물 반도체 막의 상면 및 상기 제1 및 제2 리세스 영역들의 각각에 의해 노출되는 제1 및 제2 질화물 반도체 막의 측면 상에 제3 질화물 반도체 막을 형성하는 것;상기 제1 및 제2 리세스 영역들 사이에 배치된 제1 및 제3 질화물 반도체 막들 상에 게이트 전극을 형성하는 것; 및상기 제3 질화물 반도체 막 상에, 상기 게이트 전극을 사이에 두고 상기 기판의 상면에 평행한 제1 방향으로 서로 이격되는 제1 및 제2 오믹 전극들을 형성하는 것을 포함하는 게이트 올 어라운드 소자의 제조 방법
|
| 9 |
9
제 8 항에 있어서,상기 제1 질화물 반도체 막과 상기 기판 사이에 개재하는 절연층을 형성하는 것; 및상기 제1 및 제2 리세스 영역들 내로 식각 액을 제공하여, 상기 제1 및 제2 리세스 영역을 사이에 배치된 상기 절연층을 제거하는 것을 더 포함하되,상기 절연층을 제거하는 것에 의해 상기 제1 질화물 반도체 막과 상기 기판 사이에 에어갭이 형성되는 게이트 올 어라운드 소자의 제조 방법
|
| 10 |
10
제 9 항에 있어서,상기 게이트 전극은 상기 제3 질화물 반도체 막의 상면을 덮고, 상기 제1 리세스 영역, 상기 에어갭, 및 상기 제2 리세스 영역에 의해 노출된 제3 질화물 반도체 막의 표면들을 따라 연장되는 게이트 올 어라운드 소자의 제조 방법
|
| 11 |
11
제 8 항에 있어서,상기 제1 및 제2 오믹 전극들을 형성하는 것은:상기 게이트 전극의 양 측들에 상기 제1 내지 제3 질화물 반도체 막들을 관통하는 제3 리세스 영역들을 형성하는 것; 및상기 제3 질화물 반도체 막 상에 금속들을 증착하여, 상기 제3 리세스 영역들을 채우는 것을 포함하는 게이트 올 어라운드 소자의 제조 방법
|
