| 1 |
1
기판;상기 기판의 상면 상에 제공되는 소스 전극, 드레인 전극 및 상기 소스 전극과 상기 드레인 전극 사이의 게이트 전극;상기 기판의 하면에 제공되고, 상기 소스 전극의 하면을 노출하는 관통 홀; 및상기 관통 홀의 내벽 및 바닥면을 덮는 금속 배선을 포함하는 반도체 소자
|
| 2 |
2
제 1 항에 있어서,상기 금속 배선은 상기 기판의 하면 상으로 연장되어, 상기 기판의 하면을 덮는 반도체 소자
|
| 3 |
3
제 1 항에 있어서,상기 금속 배선은 상기 관통 홀의 상기 내벽 및 상기 바닥면을 컨포말하게 덮되,상기 관통 홀의 일부는 비어있는 반도체 소자
|
| 4 |
4
제 1 항에 있어서,상기 기판과 상기 금속 배선 사이에 제공되는 시드 막(seed layer)을 더 포함하는 반도체 소자
|
| 5 |
5
제 1 항에 있어서,상기 기판은 실리콘 카바이드(SiC) 층, 및 상기 실리콘 카바이드(SiC) 층 상에 순차적으로 형성되는 갈륨 나이트라이드(GaN) 층 및 알루미늄 갈륨 나이트라이드(AlGaN) 층을 포함하는 반도체 소자
|
| 6 |
6
제 1 항에 있어서,상기 드레인 전극 및 상기 게이트 전극은 각각 상기 기판 상에 제공되는 드레인 전극 패드 및 게이트 전극 패드와 전기적으로 연결되고,상기 금속 배선은 상기 소스 전극과 전기적으로 접속되는 반도체 소자
|
| 7 |
7
반도체 기판 상에 에피 층을 형성하는 것;상기 에피 층 상에 소스 전극, 드레인 전극 및 상기 소스 전극과 상기 드레인 전극 사이의 게이트 전극을 형성하는 것;상기 반도체 기판의 하면에 식각 공정을 수행하여 관통 홀을 형성하는 것, 상기 관통 홀은 상기 반도체 기판 및 상기 에피 층을 관통하여 상기 소스 전극을 노출하고; 및상기 관통 홀의 내벽 및 바닥면을 덮는 금속 막을 형성하는 것을 포함하는 반도체 소자의 제조 방법
|
| 8 |
8
제 7 항에 있어서,상기 관통 홀을 형성하는 것은:상기 반도체 기판의 상기 하면에 마스크 패턴를 형성하는 것;상기 마스크 패턴에 의해 노출된 상기 반도체 기판의 상기 하면 상에 금속 패턴을 증착하는 것;상기 마스크 패턴을 제거하는 것;상기 금속 패턴에 노출된 상기 반도체 기판을 식각하여 상기 소스 전극을 노출시키는 것; 및상기 금속 패턴을 제거하는 것을 포함하는 반도체 소자의 제조 방법
|
| 9 |
9
제 7 항에 있어서,상기 금속 패턴의 개구의 내측면은 상기 반도체 기판의 하면에 대해 경사진 반도체 소자의 제조 방법
|
| 10 |
10
제 7 항에 있어서,상기 관통 홀 내에 시드 막(seed layer)을 형성하는 것을 더 포함하되,상기 금속 막은 상기 시드 막을 시드(seed)로 이용하는 도금 공정을 통해 형성되는 반도체 소자의 제조 방법
|
| 11 |
11
제 7 항에 있어서,상기 에피 층은 갈륨 나이트라이드(GaN) 층, 및 상기 갈륨 나이트라이드(GaN) 층 상에 형성되는 알루미늄 갈륨 나이트라이드(AlGaN) 층을 포함하고,상기 반도체 기판은 실리콘 카바이드(SiC) 층을 포함하는 반도체 소자의 제조 방법
|
| 12 |
12
제 7 항에 있어서,상기 금속 막은 상기 소스 전극과 전기적으로 접속되는 반도체 소자의 제조 방법
|
| 13 |
13
제 7 항에 있어서,상기 관통 홀을 형성하기 전에, 상기 반도체 기판 상에 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극을 덮는 캐리어 기판을 제공하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 14 |
14
제 13 항에 있어서,상기 캐리어 기판은 상기 반도체 기판과 동일한 물질로 구성되는 반도체 소자의 제조 방법
|
