| 1 |
1
소정의 반도체 영역이 형성된 SiC 기판 상에 게이트 트렌치를 형성하는 단계;상기 게이트 트렌치 표면의 SiC를 O2에 노출시켜 열산화막을 형성하는 단계; 및 상기 열산화막을 질화처리하는 단계를 포함하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 2 |
2
제1항에 있어서,상기 열산화막 형성 단계는,산소 가스(O2) 분위기에서 1000~1300℃의 온도에서 수행되는 제1 산화 단계를 포함하는 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 3 |
3
제2항에 있어서,상기 열산화막 형성 단계는,수소(H2) 및 산소 가스(O2) 분위기에서 1000~1300℃의 온도에서 수행되는 제2 산화 단계를 더 포함하는 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 4 |
4
제1항에 있어서, 상기 질화처리 단계는, NO 가스, N2O 가스 또는 이들의 혼합 가스 분위기에서 1100~1300℃의 온도에서 30분 이상 질화처리하는 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 5 |
5
제4항에 있어서,상기 질화처리 단계는 30분 내지 60분 동안 수행되는 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 6 |
6
제1항에 있어서,상기 트렌치 게이트는 측부 및 바닥부를 구비하고, 상기 측부의 게이트 절연막의 두께가 바닥부의 게이트 절연막의 두께 보다 큰 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 7 |
7
제6항에 있어서,상기 바닥부 게이트 절연막의 두께는 80~150 nm인 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 8 |
8
소오스 영역 및 드레인 영역을 포함하는 에피택셜층을 구비하는 4H-SiC 기판을 제공하는 단계;상기 에피택셜층을 식각하여 게이트 트렌치를 형성하는 단계;상기 게이트 트렌치 표면의 SiC를 O2에 노출시켜 열산화막을 형성하고, 상기 열산화막을 질화처리하는 단계;상기 게이트 트렌치를 충진하여 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 상에 SiO2층을 형성하는 단계;상기 SiO2층 및 질화처리된 열산화막을 패터닝하여 층간절연막 및 게이트 절연막을 형성하는 단계;상기 층간절연막 및 게이트 절연막이 형성된 기판 상에 소오스 메탈을 적층하는 단계; 및상기 기판의 배면에 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 소자의 제조 방법
|
| 9 |
9
제8항에 있어서,상기 질화처리 열산화막 형성 단계는, 산소 가스(O2) 분위기에서 1000~1300℃의 온도에서 수행되는 제1 산화 단계; 수소(H2) 및 산소 가스(O2) 분위기에서 1000~1300℃의 온도에서 수행되는 제2 산화 단계; 및 NO 가스, N2O 가스 또는 이들의 혼합 가스 분위기에서 1100~1300℃의 온도에서 30분 이상 열처리하는 질화처리 단계를 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 소자의 제조 방법
|
| 10 |
10
제9항에 있어서,상기 질화처리 단계는 30분 내지 60분 동안 수행되는 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 11 |
11
제8항에 있어서,상기 트렌치 게이트는 측부 및 바닥부를 구비하고, 상기 측부의 게이트 절연막의 두께가 바닥부의 게이트 절연막의 두께 보다 큰 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
| 12 |
12
제11항에 있어서,상기 바닥부 게이트 절연막의 두께는 80 ~ 150 nm인 것을 특징으로 하는 SiC 기판에서의 트렌치 게이트 절연막 형성방법
|
