| 1 |
1
전자 회로들; 및상기 전자 회로들 사이의 통신 채널을 제공하기 위한 네트워크온칩을 포함하고,상기 전자 회로들 중 하나는 프로세서이고,상기 네트워크온칩은 상기 프로세서의 가상 메모리 주소의 사용을 지원하기 위한 메모리 관리 유닛을 포함하는 컴퓨팅 장치
|
| 2 |
2
제1항에 있어서,상기 전자 회로들 각각은, UART(Universal Asynchronous Receiver Transmitter) 인터페이스, RAM(Random Access Memory), ROM(Read Only Memory), 또는 SPI(Serial Programming Interface)를 포함하는 컴퓨팅 장치
|
| 3 |
3
제1항에 있어서,상기 네트워크온칩은,상기 전자 회로들과 각각 대응되어, 상기 전자회로들 각각으로부터 수신된 트랜잭션의 형태를 변환하기 위한 네트워크 인터페이스들; 및상기 네트워크 인터페이스들과 연결되어, 상기 네트워크 인터페이스들 사이의 상기 트랜잭션의 전송을 제어하기 위한 적어도 하나의 스위치를 더 포함하는 컴퓨팅 장치
|
| 4 |
4
제3항에 있어서,상기 네트워크 인터페이스들 중에서, 상기 프로세서와 대응하는 네트워크 인터페이스는 상기 메모리 관리 유닛을 포함하는 컴퓨팅 장치
|
| 5 |
5
제4항에 있어서,상기 네트워크온칩은, 상기 메모리 관리 유닛과 대응하는 추가적인 네트워크 인터페이스를 포함하는 컴퓨팅 장치
|
| 6 |
6
제4항에 있어서,상기 프로세서는, 상기 프로세서와 대응하는 상기 네트워크 인터페이스에 제어 명령을 전달함으로써 상기 메모리 관리 유닛에 대한 환경 설정을 수행하는 컴퓨팅 장치
|
| 7 |
7
제4항에 있어서,상기 전자 회로들 각각은 상기 네트워크온칩과의 인터페이스 동작을 수행하기 위해 AXI, AHB, 및 APB 프로토콜 중 하나의 프로토콜을 사용하는 컴퓨팅 장치
|
| 8 |
8
제7항에 있어서,상기 프로세서가 상기AXI 프로토콜을 사용하여 상기 네트워크온칩과의 인터페이스 동작을 수행하는 경우,상기 프로세서로부터 출력되는 주소 읽기 채널과 주소 쓰기 채널은 상기 메모리 관리 유닛에 연결되는 컴퓨팅 장치
|
| 9 |
9
제8항에 있어서,컨트롤러를 더 포함하고,상기 컨트롤러는, 상기 주소 읽기 채널을 통해 상기 프로세서로부터 수신된 제1요청과 상기 주소 쓰기 채널을 통해 상기 프로세서로부터 수신된 제2요청 중 선택된 하나의 요청이 상기 메모리 관리 유닛에 의해 우선적으로 처리되도록 제어하는 컴퓨팅 장치
|
| 10 |
10
프로세서 및 전자 회로들 사이의 통신 채널을 제공하기 위한 네트워크온칩에 있어서,상기 프로세서 및 상기 전자 회로들과 각각 대응되어, 상기 프로세서 및 상기 전자회로들 각각으로부터 수신된 트랜잭션의 형태를 변환하기 위한 네트워크 인터페이스들; 및상기 네트워크 인터페이스들에 연결되어, 상기 네트워크 인터페이스들 사이의 상기 트랜잭션의 전송을 제어하기 위한 적어도 하나의 스위치를 포함하고,상기 네트워크 인터페이스들 중에서, 상기 프로세서와 대응되는 네트워크 인터페이스는 메모리 관리 유닛을 포함하는 네트워크온칩
|
| 11 |
11
제10항에 있어서,상기 프로세서가 AXI 프로토콜을 사용하여 인터페이스 동작을 수행하는 경우, 상기 프로세서로부터 출력되는 주소 읽기 채널과 주소 쓰기 채널은 상기 메모리 관리 유닛에 연결되는 네트워크온칩
|
| 12 |
12
제11항에 있어서,상기 프로세서와 대응되는 상기 네트워크 인터페이스는, 상기 주소 읽기 채널을 통해 상기 프로세서로부터 수신된 제1요청과 상기 주소 쓰기 채널을 통해 상기 프로세서로부터 수신된 제2요청 중 선택된 하나의 요청이 상기 메모리 관리 유닛에 의해 우선적으로 처리되도록 제어하는 컨트롤러를 더 포함하는 네트워크온칩
|
