| 1 |
1
제1 플립플롭, 제2 플립플롭, 제3 플립플롭, 제4 플립플롭을 포함하는 이진 위상 검출기; 및 전압 제어 발진기(Voltage Controlled Oscillator; VCO)를 포함하고, 제1 플립플롭은 0°의 전압 제어 발진기 페이즈를 클럭으로 사용하고, 제2 플립플롭은 180°의 전압 제어 발진기 페이즈를 클럭으로 사용하고, 제3 플립플롭은 제2 플립플롭의 출력신호를 클럭으로 사용하고, 제4 플립플롭은 제1 플립플롭의 출력신호를 클럭으로 사용하고, 제1 플립플롭의 출력신호 및 제2 플립플롭의 출력신호에 의해 데이터신호 및 전압 제어 발진기의 클럭을 비교하여, 전압 제어 발진기의 클럭이 데이터신호보다 빠른 경우, 제4 플립플롭에 의해 제2 플립플롭의 출력신호를 제1 플립플롭의 출력신호의 상승엣지에서 샘플링하고, 제4 플립플롭에 의해 제2 플립플롭의 출력신호를 제1 플립플롭의 출력신호의 상승엣지에서 샘플링한 후, 45°의 전압 제어 발진기 페이즈를 클럭을 사용하여 제4 플립플롭을 리셋하는 클럭 데이터 복원 회로
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,제1 플립플롭의 출력신호 및 제2 플립플롭의 출력신호에 의해 데이터신호 및 전압 제어 발진기의 클럭을 비교하여, 전압 제어 발진기의 클럭이 데이터신호보다 느린 경우, 제3 플립플롭에 의해 제1 플립플롭의 출력신호를 제2 플립플롭의 출력신호의 상승엣지에서 샘플링하는 클럭 데이터 복원 회로
|
| 5 |
5
제4항에 있어서, 제3 플립플롭에 의해 제1 플립플롭의 출력신호를 제2 플립플롭의 출력신호의 상승엣지에서 샘플링한 후, 225°의 전압 제어 발진기 페이즈를 클럭을 사용하여 제3 플립플롭을 리셋하는클럭 데이터 복원 회로
|
| 6 |
6
제1 플립플롭, 제2 플립플롭, 제3 플립플롭, 제4 플립플롭을 포함하는 이진 위상 검출기 및 전압 제어 발진기를 포함하는 클럭 데이터 복원 회로의 동작 방법에 있어서, 제1 플립플롭의 출력신호 및 제2 플립플롭의 출력신호에 의해 데이터신호 및 전압 제어 발진기의 클럭을 비교하는 단계;비교결과 전압 제어 발진기의 클럭이 데이터신호보다 빠른 경우, 제4 플립플롭에 의해 제2 플립플롭의 출력신호를 제1 플립플롭의 출력신호의 상승엣지에서 샘플링하는 단계; 비교결과 전압 제어 발진기의 클럭이 데이터신호보다 느린 경우, 제3 플립플롭에 의해 제1 플립플롭의 출력신호를 제2 플립플롭의 출력신호의 상승엣지에서 샘플링하는 단계; 및데이터신호 및 전압 제어 발진기의 클럭을 비교결과에 따라 하나의 데이터 신호에 대하여 하나의 UP0026#DN 신호를 출력하는 단계 를 포함하고,제4 플립플롭에 의해 제2 플립플롭의 출력신호를 제1 플립플롭의 출력신호의 상승엣지에서 샘플링하는 단계는, 샘플링한 후, 45°의 전압 제어 발진기 페이즈를 클럭을 사용하여 제4 플립플롭을 리셋하는 단계를 포함하는 클럭 데이터 복원 회로의 동작 방법
|
| 7 |
7
삭제
|
| 8 |
8
제6항에 있어서, 제3 플립플롭에 의해 제1 플립플롭의 출력신호를 제2 플립플롭의 출력신호의 상승엣지에서 샘플링하는 단계는, 샘플링한 후, 225°의 전압 제어 발진기 페이즈를 클럭을 사용하여 제3 플립플롭을 리셋하는 단계를 포함하는 클럭 데이터 복원 회로의 동작 방법
|
