| 1 |
1
(a) 반도체 기판 상에 동일 평면에서 상호 이격된 제1 및 제2 타입의 도핑영역들과, 각각이 상기 제1 및 제2 타입의 도핑영역들 중 하나의 일부로부터 연장된 도핑연장영역 및 다른 하나의 도핑영역과 상기 도핑연장영역에 접촉된 진성영역을 포함하는 복수의 채널들을 형성하되, 상기 복수의 채널들 중 최하부에 위치한 채널(이하, 최하부 채널)에 있는 도핑연장영역의 하면이 상기 반도체 기판의 상면과 접촉하도록 상기 최하부 채널을 형성하는 단계; 및(b) 상기 도핑연장영역 상에 형성되고 상기 진성영역과 접촉되도록 상기 복수의 채널들 상에 게이트를 형성하는 단계를 포함하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 (a) 단계는상기 반도체 기판 상에 산화 공정을 통해 제1 두께를 가지는 산화막을 형성하는 단계; 및식각 공정을 통해 상기 형성된 산화막을 제거하여 상기 반도체 기판을 제2 두께로 형성하는 단계를 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 3 |
3
제1항에 있어서, 상기 (a) 단계는상기 반도체 기판 상에 에피택시 성장(Epitaxial Growth) 공정을 통해 선택적 식각 층을 형성하는 단계;상기 선택적 식각 층 상에 실리콘 층을 형성하는 단계; 및형성하고자 하는 상기 복수의 채널들의 개수에 따라 상기 선택적 식각 층 및 실리콘 층 형성 단계를 반복하여 채널 층을 형성하는 단계를 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 4 |
4
제3항에 있어서, 상기 선택적 식각 층은실리콘 게르마늄으로 구성되는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 5 |
5
제3항에 있어서, 상기 (a) 단계는상기 형성된 채널 층의 일부가 길이 방향으로 연장되도록 상기 형성된 채널 층을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 6 |
6
제5항에 있어서, 상기 (a) 단계는상기 도핑연장영역을 형성하기 위해 이온 주입 공정을 통해 상기 식각된 채널 층의 절반에 억셉터 또는 도너 이온 중에 하나를 주입하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 7 |
7
제6항에 있어서, 상기 (a) 단계는상기 이온 주입 공정이 완료되면 상기 채널 층의 절반의 일부와 다른 절반의 일부 상에 하드 마스크를 증착하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 8 |
8
제7항에 있어서, 상기 (a) 단계는식각 공정을 통해 상기 채널 층에서 상기 하드 마스크와 접촉되지 않은 영역을 식각하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 9 |
9
제8항에 있어서, 상기 (a) 단계는에피택시 공정을 통해 상기 채널 층의 양단에 상기 제1 및 제2 타입의 도핑영역들을 형성하기 위한 제1 및 제2 실리콘 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 10 |
10
제9항에 있어서, 상기 (a) 단계는이온 주입 공정을 통해 상기 제1 실리콘 영역에 상기 억셉터 또는 도너 이온 중에 하나를 주입하여 상기 제1 타입의 도핑영역을 형성하고, 상기 제2 실리콘 영역에 다른 하나를 주입하여 상기 제2 타입의 도핑영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 11 |
11
제10항에 있어서, 상기 (b) 단계는상기 반도체 기판 상에 질화막 층을 증착하고 평탄화 공정을 통해 최상단에 상기 하드 마스크가 노출되도록 하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 12 |
12
제11항에 있어서, 상기 (b) 단계는상기 노출된 하드 마스크를 제거하고 선택적 식각 공정을 통해 상기 선택적 식각 층을 제거하여 상기 복수의 채널들을 형성하기 위한 복수의 브릿지 영역들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 13 |
13
제12항에 있어서, 상기 (b) 단계는에피택시 층 성장을 통해 상기 복수의 브릿지 영역들을 감싸는 상기 진성영역을 형성하여 각각이 수직 평면 상에서 이격된 상기 복수의 채널들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
| 14 |
14
제13항에 있어서, 상기 (b) 단계는상기 이격된 복수의 채널들이 상기 게이트를 통해 연결되도록 상기 이격된 복수의 채널들을 감싸는 상기 게이트를 수직적으로 적층시키는 단계를 더 포함하는 것을 특징으로 하는 터널링 전계효과 트랜지스터의 제조 방법
|
