| 1 |
1
샘플링 포인트의 크기 및 위상을 조정하는 DTC 및 DAC; DTC 및 DAC에 의해 조정된 문턱 값을 이용하여 입력 데이터를 샘플링하고, 샘플링 클럭의 엣지에서 문턱 값과 입력 데이터를 비교하여 "0" 또는 "1"을 출력하는 샘플러;출력된 "0" 또는 "1"을 카운팅하고 카운터 정보를 누적하는 카운터; 및눈열림을 모니터링하고, 아이-다이어그램의 모양을 추정하기 위해 누적된 카운터 정보를 저장하는 FPGA를 포함하고, 샘플러는, DTC 및 DAC에 의해 조정된 샘플링 포인트에서 스위치를 사용하여 입력 데이터를 캡처하고, 매 샘플링 포인트의 위상에서 포인트 크기와 입력 데이터의 값을 비교하여 "0" 또는 "1"을 출력하여 래치를 통해 저장하고, 각 샘플링 포인트에서 데이터를 샘플링하고 카운터로 축적하여, "0"과 "1"의 데이터 전이 확률이 같은 경우의 눈-열림 영역의 "0"과 "1"의 비율에 따른 카운터 출력 및 눈-닫힌 영역의 "0"과 "1"의 비율에 따른 카운터 출력을 이용하여 눈-열림을 모니터링하며, 추정된 아이-다이어그램을 통해 등화계수 조정, 샘플링 포인트 계산 및 카운터 비트에 비례한 BER을 계산하는 눈-열림 모니터링 시스템
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,DTC는, 복수의 위상을 가지는 클럭을 이용하여 비트 디지털리 제어되는 위상 로테이터이고, DTC는 복수의 위상 중 두 개를 선택하여 비트 디지털 신호로 위상을 나누고, 샘플링 클럭의 위상은 비트로 제어되며, 위상 선택간 스위칭에서 발생되는 오프셋을 줄이기 위해 기준 전류원이 사용되는 눈-열림 모니터링 시스템
|
| 4 |
4
제1항에 있어서,DAC는, 전류-모드 비트 디지털리 제어되는 전압 컨버터이고, 디지털 신호를 통해 기준 전류량이 결정되고 샘플링 포인트의 크기가 결정되는 눈-열림 모니터링 시스템
|
| 5 |
5
DTC 및 DAC를 통해 샘플링 포인트의 크기 및 위상을 조정하는 단계; DTC 및 DAC에 의해 조정된 문턱 값을 이용하여 샘플러를 통해 입력 데이터를 샘플링하고, 샘플링 클럭의 엣지에서 문턱 값과 입력 데이터를 비교하여 "0" 또는 "1"을 출력하는 단계; 카운터를 통해 출력된 "0" 또는 "1"을 카운팅하고 카운터 정보를 누적하는 단계; 및 누적된 카운터 정보를 FPGA에 저장하여 눈열림을 모니터링하고, 아이-다이어그램의 모양을 추정하는 단계 를 포함하고, DTC 및 DAC에 의해 조정된 문턱 값을 이용하여 샘플러를 통해 입력 데이터를 샘플링하고, 샘플링 클럭의 엣지에서 문턱 값과 입력 데이터를 비교하여 "0" 또는 "1"을 출력하는 단계는, DTC 및 DAC에 의해 조정된 샘플링 포인트에서 스위치를 사용하여 입력 데이터를 캡처하고, 매 샘플링 포인트의 위상에서 포인트 크기와 입력 데이터의 값을 비교하여 "0" 또는 "1"을 출력하여 래치를 통해 저장하고, 각 샘플링 포인트에서 데이터를 샘플링하고 카운터로 축적하여, "0"과 "1"의 데이터 전이 확률이 같은 경우의 눈-열림 영역의 "0"과 "1"의 비율에 따른 카운터 출력 및 눈-닫힌 영역의 "0"과 "1"의 비율에 따른 카운터 출력을 이용하여 눈-열림을 모니터링하며, 추정된 아이-다이어그램을 통해 등화계수 조정, 샘플링 포인트 계산 및 카운터 비트에 비례한 BER을 계산하는눈-열림 모니터링 방법
|
| 6 |
6
삭제
|
| 7 |
7
제5항에 있어서,DTC 및 DAC를 통해 샘플링 포인트의 크기 및 위상을 조정하는 단계는, DTC는 복수의 위상 중 두 개를 선택하여 비트 디지털 신호로 위상을 나누고, 샘플링 클럭의 위상은 비트로 제어되며, 위상 선택간 스위칭에서 발생되는 오프셋을 줄이기 위해 기준 전류원이 사용되는눈-열림 모니터링 방법
|
| 8 |
8
제5항에 있어서,DTC 및 DAC를 통해 샘플링 포인트의 크기 및 위상을 조정하는 단계는, 디지털 신호를 통해 기준 전류량이 결정되고 샘플링 포인트의 크기가 결정되는 눈-열림 모니터링 방법
|
