| 1 |
1
기판;상기 기판의 제1 면 위에 위치하는 n-형 층;상기 n-형 층 위에 위치하는 p형 층;상기 p형 층 위에 위치하는 n+형 영역;상기 n+형 영역 및 p형 층을 제2 방향으로 관통하는 트렌치;상기 트렌치 내에 위치하는 게이트 산화막;상기 게이트 산화막 위에 위치하는 게이트 전극; 상기 트렌치 아래에 위치하는 p 쉴드 영역; 및상기 p 쉴드 영역 아래에 위치하며 상기 p 쉴드 영역과 이격되는 초접합 영역을 포함하는 반도체 소자
|
| 2 |
2
제1항에서,상기 초접합 영역은 n형 초접합 영역 및 p형 초접합 영역을 포함하고,상기 n형 초접합 영역 및 상기 p형 초접합 영역은 상기 제2 방향을 가로지르는 제1 방향으로 교대로 위치하는 반도체 소자
|
| 3 |
3
제2항에서, 상기 n형 초접합 영역의 도핑 농도는 상기 p형 초접합 영역의 도핑 농도와 동일한 반도체 소자
|
| 4 |
4
제3항에서,상기 n형 초접합 영역의 도핑 농도는 상기 n-형 층의 도핑 농도보다 높은 반도체 소자
|
| 5 |
5
제4항에서,상기 제1 방향을 기준으로 상기 초접합 영역의 양 끝에는 상기 n형 초접합 영역이 위치하는 반도체 소자
|
| 6 |
6
제5항에서,상기 초접합 영역은 상기 n-형 층으로 둘러싸인 반도체 소자
|
| 7 |
7
제6항에서,상기 제1 방향으로의 상기 초접합 영역의 폭은 상기 p 쉴드 영역의 폭보다 작거나 같은 반도체 소자
|
| 8 |
8
제7항에서,상기 p 쉴드 영역의 도핑 농도는 상기 p형 층의 도핑 농도보다 높은 반도체 소자
|
| 9 |
9
제8항에서,상기 p 쉴드 영역은 상기 게이트 산화막과 접하는 반도체 소자
|
| 10 |
10
기판의 제1 면에 1차 n-형 층을 형성하는 단계;상기 1차 n-형 층에 p 형 이온 및 n 형 이온을 주입하여 초접합 영역을 형성하는 단계;상기 1차 n-형 층을 에피택셜 성장하여 n-형 층을 형성하는 단계;상기 n-형 층 위에 p형 층 및 n+형 영역을 차례로 형성하는 단계;상기 n+형 영역, 상기 p형 층 및 상기 n-형 층을 식각하여 트렌치를 형성하는 단계;상기 트렌치의 아래에 p 쉴드 영역을 형성하는 단계; 및 상기 트렌치 내부에 게이트 산화막 및 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 11 |
11
제10항에서,상기 초접합 영역을 형성하는 단계는 상기 1차 n-형 층 위에 오픈부를 포함하는 마스크를 위치하고 상기 오픈부를 통해 이온을 주입하여 수행되는 반도체 소자의 제조 방법
|
| 12 |
12
제11항에서,상기 초접합 영역은 상기 p 쉴드 영역 아래에 위치하며 상기 p 쉴드 영역과 이격되도록 형성되는 반도체 소자의 제조 방법
|
| 13 |
13
제12항에서,상기 초접합 영역을 형성하는 단계에서 상기 초접합 영역은 반도체 소자의 두께 방향을 가로지르는 제1 방향으로 n형 초접합 영역과 p형 초접합 영역이 교대로 위치하도록 형성되는 반도체 소자의 제조 방법
|
| 14 |
14
제13항에서,상기 초접합 영역을 형성하는 단계는 상기 n형 초접합 영역과 상기 p형 초접합 영역의 도핑 농도는 동일하도록 수행되는 반도체 소자의 제조 방법
|
| 15 |
15
제14항에서,상기 초접합 영역을 형성하는 단계에서 상기 n형 초접합 영역은 상기 초접합 영역의 상기 제1 방향을 기준으로 양 끝에 위치하도록 형성되는 반도체 소자의 제조 방법
|
