| 1 |
1
기판; 상기 기판 상에 배치되고, 금속 산화물을 포함하는 제1 물질막 및 제2 물질막과, 상기 제1 물질막 및 제2 물질막 사이에 생성된 2차원 전자 가스를 포함하는, 채널 스택; 및상기 채널 스택 상에 배치되는 강유전체 물질막(ferroelectric material layer)을 포함하는 네거티브 커패시턴스 트랜지스터
|
| 2 |
2
제1 항에 있어서, 상기 채널 스택은, 이성분계 비정질 금속 산화물을 포함하는 상기 제1 물질막; 이성분계 다결정질 금속 산화물을 포함하는 상기 제2 물질막; 및 상기 제1 물질막 및 상기 제2 물질막 사이에 생성된 상기 2차원 전자 가스를 포함하되, 상기 제1 물질막이 상기 기판과 인접하고, 상기 제2 물질막이 상기 강유전체 물질막과 인접하도록 배치된 것을 포함하는 네거티브 커패시턴스 트랜지스터
|
| 3 |
3
제2 항에 있어서, 상기 제1 물질막은, 티타튬(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 어느 하나를 포함하고, 상기 제2 물질막은, 티타튬(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 다른 하나를 포함하는 네거티브 커패시턴스 트랜지스터
|
| 4 |
4
제1 항에 있어서, 상기 기판은 상기 기판의 상부면의 법선 방향으로 연장되는 핀(Fin) 구조물을 포함하되, 상기 채널 스택 및 상기 강유전체 물질막은, 상기 핀 구조물의 표면 프로파일을 따라 배치된 것을 포함하는 네거티브 커패시턴스 트랜지스터
|
| 5 |
5
제1 항에 있어서, 상기 강유전체 물질막은, 9 nm 초과의 두께를 갖는 것을 포함하는 네거티브 커패시턴스 트랜지스터
|
| 6 |
6
제1 항에 있어서, 상기 채널 스택, 및 상기 강유전체 물질막 사이에 배치되는 금속 질화물막을 더 포함하는 네거티브 커패시턴스 트랜지스터
|
| 7 |
7
제6 항에 있어서, 상기 금속 질화물막은, 티타늄 질화물(TiN) 또는 탄탈럼 질화물(TaN) 중 어느 하나를 포함하는 네거티브 커패시턴스 트랜지스터
|
| 8 |
8
기판을 준비하는 단계; 상기 기판 상에, 제1 물질막 및 제2 물질막을 적층하여, 상기 제1 물질막 및 제2 물질막 사이에 2차원 전자 가스가 생성된 채널 스택을 형성하는 단계; 및 상기 채널 스택 상에 금속 전구체 및 반응 물질을 제공하여, 상기 금속 전구체 및 상기 반응 물질이 반응된 강유전체 물질막을 형성하는 단계를 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법
|
| 9 |
9
제8 항에 있어서, 상기 채널 스택을 형성하는 단계는, 상기 기판 상에 제1 금속 전구체, 및 제1 반응 물질을 제공하여, 상기 제1 금속 전구체 및 상기 제1 반응 물질이 반응된 상기 제1 물질막을 형성하는 단계; 및상기 제1 물질막 상에 상기 제1 금속 전구체와 다른 제2 금속 전구체, 및 제2 반응 물질을 제공하여, 상기 제2 금속 전구체 및 상기 제2 반응 물질이 반응된 상기 제2 물질막을 형성하는 단계를 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법
|
| 10 |
10
제9 항에 있어서, 상기 제2 물질막을 형성하는 단계의 공정 온도를 제어하여, 상기 네거티브 커패시턴스 트랜지스터의 문턱전압이하 스윙(subthreshold swing, SS)값을 제어하는 것을 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법
|
| 11 |
11
제8 항에 있어서, 상기 강유전체 물질막을 형성하는 단계는, 상기 채널 스택 상에 상기 제1 및 제2 금속 전구체와 다른 제3 금속 전구체, 및 제3 반응 물질을 제공하여, 상기 제3 금속 전구체 및 상기 제3 반응 물질이 반응된 예비 강유전체 물질막을 형성하는 단계; 및상기 예비 강유전체 물질막을 열처리하는 단계를 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법
|
| 12 |
12
제11 항에 있어서, 상기 예비 강유전체 물질막은, 원자층 증착법(Atomic Layer Deposition)으로 형성되는 것을 포함하는 네거티브 커패시턴스 트랜지스터의 제조 방법
|
