1 |
1
제1 연산 유닛을 포함하는 제1 서브어레이와 제2 연산 유닛을 포함하는 제2 서브어레이를 포함하는 유닛어레이를 포함하고, 상기 제1 및 제2 연산 유닛은 서로 다른 크기를 가지고, 상기 제1 및 제2 연산 유닛의 크기는 심층 신경망 연산을 수행함에 따라 각 연산 유닛에 누적되는 각 중요도 누적 값에 비례하고, 상기 각 중요도 누적 값은 상기 각 연산 유닛에 맵핑되는 가중치 별 중요도를 누적한 값인, 심층 신경망의 가속기
|
2 |
2
제1항에 있어서, 기저장된 입력 특징 맵의 활성화를 상기 유닛어레이에 순차적으로 제공하는 활성화부;기설정된 각 3차원 필터로부터 1차원으로 벡터링된 복수의 가중치 패턴들을 상기 유닛어레이에 맵핑하여, 각 연산 유닛에 서로 다른 가중치를 각각 제공하는 가중치부; 및상기 각 연산 유닛에 제공되는 각 활성화와 각 가중치의 곱에 해당하는 부분합을 컬럼방향으로 누적하는 누적부를 포함하는, 심층 신경망의 가속기
|
3 |
3
제2항에 있어서, 상기 제1 및 제2 연산 유닛 각각은, 적어도 하나의 트랜지스터들을 포함하는 곱셈기;상기 곱셈기와 상기 활성화부를 연결하는 제1 곱셈 플립플롭;상기 곱셈기와 상기 가중치부를 연결하는 제2 곱셈 플립플롭; 상기 곱셈기를 통해 출력받는 제1 부분합과 부분합 누적 경로를 따라 출력받는 제2 부분합을 누산하는 누산기; 및상기 제1 및 제2 부분합의 누산 값을 지연시키는 제1 누산 플립플롭를 포함하는, 심층 신경망의 가속기
|
4 |
4
제2항에 있어서, 상기 복수의 가중치 패턴들 각각은 복수의 가중치들을 포함하고, 상기 복수의 가중치 패턴들의 개수는 적어도 하나의 서브어레이의 개수에 대응되는, 심층 신경망의 가속기
|
5 |
5
제4항에 있어서, 상기 복수의 가중치들은 상기 적어도 하나의 서브어레이 중 하나의 서브어레이에 일대일 맵핑되는, 심층 신경망의 가속기
|
6 |
6
제1항에 있어서, 상기 유닛어레이는 컬럼 방향 및 로우 방향으로 상기 제1 및 제2 연산 유닛을 포함하는 복수의 연산 유닛들이 배열되는, 심층 신경망의 가속기
|
7 |
7
제6항에 있어서, 상기 복수의 연산 유닛들은 서브어레이 별로 서로 다른 크기를 가지는, 심층 신경망의 가속기
|
8 |
8
제6항에 있어서,상기 복수의 연산 유닛들은 컬럼 방향으로 인접한 한쌍의 연산 유닛별로 서로 다른 크기를 가지는, 심층 신경망의 가속기
|
9 |
9
제6항에 있어서, 상기 복수의 연산 유닛들은 연산 유닛 블록 별로 서로 다른 크기를 가지고, 상기 연산 유닛 블록은 컬럼 방향으로 인접한 적어도 네개의 연산 유닛을 포함하는, 심층 신경망의 가속기
|
10 |
10
제6항에 있어서, 상기 유닛어레이는, 상기 로우 방향에 대응되는 복수의 활성화 전파 경로들과 상기 컬럼 방향에 대응되는 복수의 부분합 누적 경로들을 따라, 상기 심층 신경망 연산을 수행하는, 심층 신경망의 가속기
|
11 |
11
컬럼 방향으로 인접하고, 서로 다른 크기를 가지는 제1 및 제2 연산 유닛, 컬럼 방향으로 인접하고, 서로 다른 크기를 가지고, 상기 제1 및 제2 연산 유닛에 대해 로우 방향으로 인접하는 제3 및 제4 연산 유닛을 포함하는 유닛어레이; 상기 제1 연산 유닛과 상기 제3 및 제4 연산 유닛 중 어느 하나 사이를 제1 활성화 전파 경로로 결정하는 제1 멀티플렉서;상기 제2 연산 유닛과 상기 제3 및 제4 연산 유닛 중 다른 하나 사이를 제2 활성화 전파 경로로 결정하는 제2 멀티플렉서; 및상기 어느 하나가 상기 제3 연산 유닛인 경우, 상기 제1 활성화 전파 경로를 지연시키는 활성화 전파 지연 플립플롭을 포함하는, 심층 신경망의 가속기
|
12 |
12
제11항에 있어서, 상기 제1 연산 유닛에 맵핑된 가중치의 중요도가 상기 제2 연산 유닛에 맵핑된 가중치의 중요도보다 큰 경우, 상기 제1 연산 유닛의 크기는 상기 제2 연산 유닛의 크기보다 큰 크기를 가진, 심층 신경망의 가속기
|
13 |
13
제11항에 있어서, 상기 제4 연산 유닛에 맵핑되는 가중치의 중요도가 상기 제3 연산 유닛에 맵핑되는 제3 가중치 데이터의 중요도보다 큰 경우, 상기 제1 멀티플렉서는, 상기 제1 및 제4 연산 유닛 사이를 상기 제1 활성화 전파 경로로 결정하고, 상기 제2 멀티플렉서는, 상기 제2 및 제3 연산 유닛 사이를 상기 제2 활성화 전파 경로로 결정하는, 심층 신경망의 가속기
|
14 |
14
제11항에 있어서, 상기 제4 연산 유닛에 맵핑되는 가중치의 중요도가 상기 제3 연산 유닛에 맵핑되는 가중치의 중요도보다 작은 경우, 상기 제1 멀티플렉서는, 상기 제1 및 제4 연산 유닛 사이를 상기 제1 활성화 전파 경로로 결정하고, 상기 제2 멀티플렉서는, 상기 제2 및 제3 연산 유닛 사이를 상기 제2 활성화 전파 경로로 결정하는, 심층 신경망의 가속기
|
15 |
15
제11항에 있어서, 상기 제1 및 제2 멀티플렉서는 2대1 멀티플렉서인, 심층 신경망의 가속기
|
16 |
16
복수의 연산 유닛들을 포함하는 유닛어레이; 상기 유닛어레이에 활성화들을 제공하는 활성화부로부터 상기 활성화들을 제공받아 지연시키는 복수의 활성화 지연 플립플롭들; 및상기 복수의 활성화 지연 플립플롭들을 통해 지연되는 상기 활성화들에 기초하여, 상기 복수의 연산 유닛들에 대한 활성화 전파 경로를 4개의 연산 유닛 단위로 결정하는 전파경로 결정부를 포함하는, 심층 신경망의 가속기
|
17 |
17
제16항에 있어서, 상기 복수의 활성화 지연 플립플롭들의 개수는 복수의 연산 유닛들의 개수에 대응되는, 심층 신경망의 가속기
|
18 |
18
제17항에 있어서, 상기 유닛어레이는 상기 복수의 연산 유닛들 중 서로 다른 크기를 가진 제1 내지 제4 연산 유닛을 포함하는 제1 서브어레이; 및 상기 제1 서브어레이에 대해 로우 라인 방향으로 인접하고, 서로 다른 크기를 가진 제5 내지 제8 연산 유닛을 포함하는 제2 서브어레이를 포함하고, 상기 제1 내지 제4 연산 유닛은 상기 제1 내지 제4 연산 유닛 순으로 큰 크기를 가지는, 심층 신경망의 가속기
|
19 |
19
제18항에 잇어서, 상기 전파경로 결정부는, 상기 제5 연산 유닛에 대응되는 제1 사선 라인 활성화 지연 플립플롭들을 이용하여, 상기 제5 연산 유닛에 대한 제1 내지 제4 활성화 전파 경로 중 어느 하나를 선택하는 제5 멀티플렉서;상기 제6 연산 유닛에 대응되는 제2 사선 라인 활성화 지연 플립플롭들을 이용하여, 상기 제6 연산 유닛에 대한 제1 내지 제4 활성화 전파 경로 중 다른 하나를 선택하는 제6 멀티플렉서;상기 제7 연산 유닛에 대응되는 제3 사선 라인 활성화 지연 플립플롭들을 이용하여, 상기 제7 연산 유닛에 대한 제1 내지 제4 활성화 전파 경로 중 또 다른 하나를 선택하는 제7 멀티플렉서; 및상기 제8 연산 유닛에 대응되는 제4 사선 라인 활성화 지연 플립플롭들을 이용하여, 상기 제8 연산 유닛에 대한 제1 내지 제4 활성화 전파 경로 중 나머지 하나를 선택하는 제8 멀티플렉서를 포함하는, 심층 신경망의 가속기
|
20 |
20
제19항에 있어서, 상기 제5 내지 제8 멀티플렉서는 4대1 멀티플렉서인, 심층 신경망의 가속기
|