1 |
1
수신기에 있어서,PAM-n(n-level Pulse Amplitude Modulation)(단, n은 4 이상의 정수)에 기반된 데이터 신호를 수신하도록 구성된 인터페이스를 포함하고,상기 인터페이스는,제1 구간에서의 상기 데이터 신호로부터 변환된 제1 비트 데이터와 상기 제1 구간에 후속된 제2 구간에서의 상기 데이터 신호로부터 변환된 상기 제1 비트 데이터를 기반으로 상기 제2 구간에서의 상기 데이터 신호로부터 제2 비트 데이터를 판별하기 위한 기준 전압을 조정하도록 구성된 아날로그-디지털 변환 회로를 포함하는 것을 특징으로 하는 수신기
|
2 |
2
제1항에 있어서,상기 PAM-n은, PAM-4이고,상기 제1 비트 데이터는, MSB(Most Significant Bit) 데이터이며,상기 제2 비트 데이터는, LSB(Least Significant Bit) 데이터인 것을 특징으로 하는 수신기
|
3 |
3
제1항에 있어서,상기 아날로그-디지털 변환 회로는,상기 제1 구간에 대응하는 상기 제1 비트 데이터와 상기 제2 구간에 대응하는 상기 제1 비트 데이터가 상이한 때에, 상기 기준 전압을 조정하도록 구성된 것을 특징으로 하는 수신기
|
4 |
4
제1항에 있어서,상기 아날로그-디지털 변환 회로는,상기 제1 구간에서의 상기 데이터 신호로부터 변환된 상기 제1 및 제2 비트 데이터와 상기 제2 구간에서의 상기 데이터 신호로부터 변환된 상기 제1 비트 데이터를 기반으로 상기 기준 전압을 조정하도록 구성된 것을 특징으로 하는 수신기
|
5 |
5
제4항에 있어서,상기 아날로그-디지털 변환 회로는,상기 제1 구간에 대응하는 상기 제1 비트 데이터와 상기 제2 구간에 대응하는 상기 제1 비트 데이터가 상이한 때에, 상기 제1 구간에 대응하는 상기 제1 및 제2 비트 데이터에 부합하는 레벨에 따라 상이한 델타 레벨만큼 상기 기준 전압을 조정하도록 구성된 것을 특징으로 하는 수신기
|
6 |
6
수신기에 있어서,PAM-4(4-level Pulse Amplitude Modulation)에 기반된 데이터 신호를 수신하도록 구성된 인터페이스를 포함하고,상기 인터페이스는,제1 구간에서의 상기 데이터 신호를 제1 MSB 데이터 및 제1 LSB 데이터로 변환하도록 구성된 제1 ADC(Analog-Digital Converter);상기 제1 구간에 후속하는 제2 구간에서의 상기 데이터 신호를 제2 MSB 데이터 및 제2 LSB 데이터로 변환하도록 구성된 제2 ADC를 포함하며,상기 제2 ADC는, 상기 제1 및 제2 MSB 데이터를 기반으로 상기 제2 LSB 데이터를 판별하기 위한 제1 기준 전압을 조정하도록 구성된 것을 특징으로 하는 수신기
|
7 |
7
제6항에 있어서,상기 제1 및 제2 ADC는, SAR(Successive Approximation Register)-ADC로 구현된 것을 특징으로 하는 수신기
|
8 |
8
제7항에 있어서,상기 제2 ADC는,비교기; 및상기 제1 MSB 데이터와 상기 제2 MSB 데이터 간의 비교 결과를 기반으로 일단이 양의 제2 기준 전압 및 음의 제2 기준 전압 중 어느 하나에 선택적으로 연결되도록 구성되고, 타단이 상기 비교기의 입력단 및 그라운드 중 어느 하나에 선택적으로 연결되도록 구성된 커패시터 소자를 포함하도록 구성된 것을 특징으로 하는 수신기
|
9 |
9
제8항에 있어서,상기 제1 MSB 데이터와 상기 제2 MSB 데이터가 상이한 때에, 상기 일단은, 상기 양의 제2 기준 전압 및 상기 음의 제2 기준 전압 중 어느 하나에 연결되고, 상기 타단은, 상기 비교기의 입력단에 연결되며,상기 제1 MSB 데이터와 상기 제2 MSB 데이터가 동일한 때에, 상기 타단은, 상기 그라운드에 연결되도록 구성된 것을 특징으로 하는 수신기
|
10 |
10
제6항에 있어서,상기 제2 ADC는, 상기 제1 MSB 데이터와 상기 제2 MSB 데이터가 상이한 때에, 상기 제1 MSB 데이터 및 상기 제1 LSB 데이터에 부합하는 레벨에 따라 상이한 델타 레벨만큼 상기 제1 기준 전압을 조정하도록 구성된 것을 특징으로 하는 수신기
|