| 1 |
1
N개의 메모리 칩을 포함하고, 데이터를 리드 또는 라이트 하는 제1 메모리 장치;상기 제1 메모리 장치를 제어하는 제1 메모리 컨트롤러; 및상기 제1 메모리 장치로부터 데이터를 리드하거나, 상기 제1 메모리 장치에 데이터를 라이트하기 위해 상기 제1 메모리 장치에 페이지 어드레스를 제공하는 호스트를 포함하고,상기 호스트는, 상기 제1 메모리 장치에 기설정된 용량의 데이터를 제공하거나, 상기 제1 메모리 장치로부터 기설정된 용량의 데이터를 제공받고,상기 N개의 메모리 칩 각각은,제1 워드 라인 및 복수의 비트 라인과 연결된 제1 로우를 포함하는 메모리 셀 어레이와,상기 메모리 셀 어레이와 연결되고, 상기 페이지 어드레스를 기초로 상기 메모리 셀 어레이의 제1 로우를 활성화시키는 로우 디코더와,상기 제1 로우에 저장된 데이터를 제공받는 로우 버퍼와,CAS(Column Address Strobe) 신호와 무관하게 상기 로우 버퍼에 제공된 데이터를 연속적으로 출력하는 로컬 데이터 입출력 버퍼를 포함하는 메모리 시스템
|
| 2 |
2
제 1항에 있어서,상기 N개의 메모리 칩 각각이 상기 호스트에 출력하는 리드 데이터의 용량과, 상기 N개의 메모리 칩 각각이 상기 호스트로부터 제공받는 라이트 데이터의 용량은, 각각 상기 기설정된 용량을 N으로 나눈 값인, 메모리 시스템
|
| 3 |
3
제 1항에 있어서,상기 페이지 어드레스는,상기 제1 로우와 관련된 로우 어드레스를 포함하고,상기 복수의 비트 라인과 관련된 컬럼 어드레스는 포함하지 않는, 메모리 시스템
|
| 4 |
4
제 1항에 있어서,상기 페이지 어드레스는, 상기 제1 로우와 관련된 로우 어드레스와, 상기 복수의 비트 라인과 관련된 컬럼 어드레스를 포함하고, 상기 메모리 칩은 상기 컬럼 어드레스를 디코딩하여 상기 복수의 비트 라인을 활성화시키는 컬럼 디코더를 더 포함하고,상기 컬럼 디코더의 디코딩에 기초하여, 상기 로컬 데이터 입출력 버퍼는 상기 제1 로우에 저장된 데이터 중 부분 데이터를 출력하고,상기 부분 데이터의 크기는 상기 기설정된 용량을 N으로 나눈 값과 동일한, 메모리 시스템
|
| 5 |
5
제 4항에 있어서,상기 로우 버퍼가 제공받는 상기 제1 로우에 저장된 데이터의 크기는, 상기 기설정된 용량을 N으로 나눈 값보다 큰 메모리 시스템
|
| 6 |
6
제 1항에 있어서,상기 제1 메모리 컨트롤러는, 상기 N개의 메모리 칩 각각의 상기 로컬 데이터 입출력 버퍼가 출력한 칩 데이터를 제공받고, 상기 칩 데이터를 전부 수집한 페이지 데이터를 상기 호스트에 제공하는 글로벌 데이터 입출력 버퍼를 포함하고,상기 페이지 데이터의 용량은 상기 기설정된 용량과 동일한, 메모리 시스템
|
| 7 |
7
제 1항에 있어서,데이터를 리드/라이트 하는 제2 메모리 장치; 및상기 제2 메모리 장치를 제어하는 제2 메모리 컨트롤러를 더 포함하고,상기 제2 메모리 장치는 CAS 신호에 기초하여 데이터를 리드/라이트 하고,상기 제1 메모리 컨트롤러가 상기 호스트와 통신하는 제1 통신 모드와, 상기 제2 메모리 컨트롤러가 상기 호스트와 통신하는 제2 통신 모드는 다른, 메모리 시스템
|
| 8 |
8
제 1항에 있어서,상기 제1 메모리 장치는 휘발성 메모리를 포함하는, 메모리 시스템
|
| 9 |
9
제 1항에 있어서,상기 제1 메모리 컨트롤러는, 상기 호스트와 CXL(Compute eXpress Link) 통신 프로토콜을 사용하는, 메모리 시스템
|
| 10 |
10
제 1항에 있어서,라이트 커맨드에 응답하여, 상기 로컬 데이터 입출력 버퍼는,상기 호스트로부터 입력 받은 라이트 데이터를 CAS 신호에 무관하게 상기 로우 버퍼에 연속적으로 제공하는, 메모리 시스템
|
