| 1 |
1
표시 장치에 적용되는 출력 버퍼에 있어서, 상기 출력 버퍼는, 제1 입력 단자로 제공되는 제1 입력 신호 및 제2 입력 단자로 제공되는 제2 입력 신호에 기초하여 출력 단자로 출력 신호를 출력하는 버퍼 회로; 및 상기 버퍼 회로와 병렬로 연결되고, 상기 제1 입력 신호 및 상기 제2 입력 신호에 기초하여 상기 출력 단자로 보조 전류를 제공하는 전류 제공 회로를 포함하는, 출력 버퍼
|
| 2 |
2
제 1 항에 있어서, 상기 전류 제공 회로는, 상기 제1 입력 단자에 연결되고, 상기 제1 입력 신호 및 상기 제2 입력 신호에 기초하여 제1 전류 경로로 제공되는 제1 전류 또는 제2 전류 경로로 제공되는 제2 전류를 생성하는 전류 소스 생성부; 상기 제2 입력 단자와 상기 전류 소스 생성부 사이에 연결되고, 상기 제1 전류에 의해 생성되는 제3 전류에 기초하여 상기 제1 전류를 제어하는 제1 전류 제어부; 상기 제2 입력 단자와 상기 전류 소스 생성부 사이에 연결되고, 상기 제2 전류에 의해 생성되는 제4 전류에 기초하여 상기 제2 전류를 제어하는 제2 전류 제어부; 상기 제1 전류를 a배(단, a는 양의 실수)하여 상기 보조 전류로서 상기 출력 단자에 제공하는 제1 전류 출력부; 및상기 제2 전류를 상기 a배하여 상기 보조 전류로서 상기 출력 단자로부터 접지로 흐르게 하는 제2 전류 출력부를 포함하는, 출력 버퍼
|
| 3 |
3
제 2 항에 있어서, 상기 전류 소스 생성부는, 전원선과 접지 사이에 연결되고, 게이트 전극이 상기 제1 입력 단자에 접속된 제1 노드에 연결되는 제1 P형 트랜지스터; 상기 전원선과 상기 접지 사이에 상기 제1 P형 트랜지스터와 병렬 연결되고, 게이트 전극이 상기 제1 노드에 연결되는 제1 N형 트랜지스터; 상기 제1 N형 트랜지스터와 상기 접지 사이에 연결되어 상기 제1 전류 경로를 형성하고, 게이트 전극이 상기 제1 전류 제어부에 연결되는 제2 P형 트랜지스터; 및상기 전원선과 상기 제1 P형 트랜지스터 사이에 연결되어 상기 제2 전류 경로를 형성하고, 게이트 전극이 상기 제2 전류 제어부에 연결되는 제2 N형 트랜지스터를 포함하는, 출력 버퍼
|
| 4 |
4
제 3 항에 있어서, 상기 제1 전류 제어부는 상기 제2 입력 단자와 상기 제2 P형 트랜지스터의 상기 게이트 전극 사이에 연결되는 정전압원 및 가변 전압원으로서 기능하고, 상기 제2 전류 제어부는 상기 제2 입력 단자와 상기 제2 N형 트랜지스터의 상기 게이트 전극 사이에 연결되는 정전압원 및 가변 전압원으로서 기능하는, 출력 버퍼
|
| 5 |
5
제 3 항에 있어서, 상기 제1 전류 제어부는 제1 N형 트랜지스터의 게이트 전압과 상기 제2 P형 트랜지스터의 게이트 전압의 전압 차를 기 설정된 임계 값보다 크도록 제어하는, 출력 버퍼
|
| 6 |
6
제 3 항에 있어서, 상기 제2 전류 제어부는 제2 N형 트랜지스터의 게이트 전압과 상기 제1 P형 트랜지스터의 게이트 전압의 전압 차를 기 설정된 임계 값보다 크도록 제어하는, 출력 버퍼
|
| 7 |
7
제 3 항에 있어서, 상기 제1 전류 제어부는, 상기 전원선과 상기 접지 사이에 연결되고, 게이트 전극이 상기 제2 입력 단자에 접속된 제2 노드에 연결되는 제5 N형 트랜지스터; 상기 제2 P형 트랜지스터와 상기 접지 사이에 연결되고, 상호 연결된 게이트 전극과 드레인 전극을 포함하는 제6 N형 트랜지스터; 제3 노드와 상기 접지 사이에 연결되고, 게이트 전극이 상기 제6 N형 트랜지스터의 상기 게이트 전극에 연결되는 제7 N형 트랜지스터; 및 상기 제5 N형 트랜지스터와 상기 제3 노드 사이에 연결되는 제1 저항을 포함하고,상기 제2 P형 트랜지스터의 상기 게이트 전극은 상기 제3 노드에 연결되는, 출력 버퍼
|
| 8 |
8
제 7 항에 있어서, 상기 제1 전류 제어부는, 상기 전원선과 상기 제5 N형 트랜지스터 사이에 연결되고, 상호 연결된 게이트 전극과 드레인 전극을 포함하는 제8 P형 트랜지스터를 더 포함하는, 출력 버퍼
|
| 9 |
9
제 7 항에 있어서, 상기 제6 N형 트랜지스터 및 상기 제7 N형 트랜지스터는 b:1의(단, b는 1 이상의 실수) 전류비를 형성하는 전류 미러이고, 상기 제1 전류에 기초하여 상기 제7 N형 트랜지스터를 통해 상기 제3 전류가 흐르는, 출력 버퍼
|
| 10 |
10
제 7 항에 있어서, 상기 제2 전류 제어부는, 상기 전원선과 상기 접지 사이에 연결되고, 게이트 전극이 상기 제2 입력 단자에 접속된 제2 노드에 연결되는 제5 P형 트랜지스터; 상기 전원선과 상기 제2 N형 트랜지스터 사이에 연결되고, 상호 연결된 게이트 전극과 드레인 전극을 포함하는 제6 P형 트랜지스터; 제4 노드와 상기 접지 사이에 연결되고, 게이트 전극이 상기 제6 P형 트랜지스터의 상기 게이트 전극에 연결되는 제7 P형 트랜지스터; 및 상기 제4 노드와 상기 제5 P형 트랜지스터 사이에 연결되는 제2 저항을 포함하고,상기 제2 N형 트랜지스터의 상기 게이트 전극은 상기 제4 노드에 연결되는, 출력 버퍼
|
| 11 |
11
제 10 항에 있어서, 상기 제2 전류 제어부는, 상기 제5 P형 트랜지스터와 상기 접지 사이에 연결되고, 상호 연결된 게이트 전극과 드레인 전극을 포함하는 제8 N형 트랜지스터를 더 포함하는, 출력 버퍼
|
| 12 |
12
제 10 항에 있어서, 상기 제6 P형 트랜지스터 및 상기 제7 P형 트랜지스터는 b:1의(단, b는 1 이상의 실수) 전류비를 형성하는 전류 미러이고, 상기 제2 전류에 기초하여 상기 제7 P형 트랜지스터를 통해 상기 제4 전류가 흐르는, 출력 버퍼
|
| 13 |
13
제 10 항에 있어서, 상기 전류 제공 회로는, 상기 제3 노드와 상기 접지 사이에 연결되는 제1 바이어스 전류원; 및 상기 전원선과 상기 제4 노드 사이에 연결되는 제2 바이어스 전류원을 더 포함하는, 출력 버퍼
|
| 14 |
14
제 3 항에 있어서, 상기 제1 전류 출력부는, 상기 전원선과 상기 제1 N형 트랜지스터 사이에 연결되고, 상호 연결된 게이트 전극과 드레인 전극을 포함하는 제3 P형 트랜지스터; 및 상기 전원선과 상기 출력 단자 사이에 연결되고, 게이트 전극이 상기 제3 P형 트랜지스터의 상기 게이트 전극에 연결되는 제4 P형 트랜지스터를 포함하는, 출력 버퍼
|
| 15 |
15
제 3 항에 있어서, 상기 제2 전류 출력부는, 상기 제1 P형 트랜지스터와 상기 접지 사이에도 연결되고, 상호 연결된 게이트 전극과 드레인 전극을 포함하는 제3 N형 트랜지스터; 및 상기 출력 단자와 상기 접지 사이에 연결되고, 게이트 전극이 상기 제3 N형 트랜지스터의 상기 게이트 전극에 연결되는 제4 N형 트랜지스터를 포함하는, 출력 버퍼
|
| 16 |
16
디지털 영상 데이터를 아날로그 데이터 신호를 변환하는 디지털-아날로그 변환부; 및상기 데이터 신호를 표시 패널에 연결되는 데이터선으로 제공하는 출력 버퍼를 포함하고, 상기 출력 버퍼는, 제1 입력 단자로 제공되는 제1 입력 신호 및 제2 입력 단자로 제공되는 제2 입력 신호에 기초하여 출력 단자로 상기 데이터 신호를 출력하는 버퍼 회로; 및 상기 버퍼 회로에 병렬로 연결되고, 상기 제1 입력 신호 및 상기 제2 입력 신호에 기초하여 상기 출력 단자로 보조 전류를 제공하는 전류 제공 회로를 포함하며,상기 데이터 신호는 상기 제2 입력 단자로 제공되는, 데이터 구동부
|
| 17 |
17
제 16 항에 있어서, 상기 전류 제공 회로는, 상기 제1 입력 단자에 연결되고, 상기 제1 입력 신호 및 상기 데이터 신호에 기초하여 제1 전류 경로로 제공되는 제1 전류 또는 제2 전류 경로로 제공되는 제2 전류를 생성하는 전류 소스 생성부; 상기 제2 입력 단자와 상기 전류 소스 생성부 사이에 연결되고, 상기 제1 전류에 의해 생성되는 제3 전류에 기초하여 상기 제1 전류를 제어하는 제1 전류 제어부; 상기 제2 입력 단자와 상기 전류 소스 생성부 사이에 연결되고, 상기 제2 전류에 의해 생성되는 제4 전류에 기초하여 상기 제2 전류를 제어하는 제2 전류 제어부; 상기 제1 전류를 a배(단, a는 양의 실수)하여 상기 보조 전류로서 상기 출력 단자에 제공하는 제1 전류 출력부; 및상기 제2 전류를 상기 a배하여 상기 보조 전류로서 상기 출력 단자로부터 접지로 흐르게 하는 제2 전류 출력부를 포함하는, 데이터 구동부
|
| 18 |
18
화소들을 포함하는 표시 패널; 주사선들을 통해 상기 화소들에 주사 신호를 공급하는 주사 구동부; 및 디지털 영상 데이터를 아날로그 데이터 신호를 변환하는 디지털-아날로그 변환부 및 상기 데이터 신호를 상기 표시 패널에 연결되는 데이터선들로 제공하는 출력 버퍼를 구비하는 데이터 구동부를 포함하며, 상기 출력 버퍼는, 제1 입력 단자로 제공되는 제1 입력 신호 및 제2 입력 단자로 제공되는 제2 입력 신호에 기초하여 출력 단자로 상기 데이터 신호를 출력하는 버퍼 회로; 및 상기 버퍼 회로에 병렬로 연결되고, 상기 제1 입력 신호 및 상기 제2 입력 신호에 기초하여 상기 출력 단자로 보조 전류를 제공하는 전류 제공 회로를 포함하며,상기 데이터 신호는 상기 제2 입력 단자로 제공되는, 표시 장치
|
