| 1 |
1
제1 방향으로 연장되는 다수의 매치라인 중 대응하는 매치라인과 상기 제1 방향으로 연장되는 다수의 소스라인 중 대응하는 소스라인 사이에 병렬로 연결되는 제1 및 제2 FeFET; 상기 제1 FeFET의 게이트와 상기 제1 방향과 수직인 제2 방향으로 연장되는 다수의 비트라인바 중 대응하는 비트라인바 사이에 연결되고, 게이트가 상기 제1 방향으로 연장되는 다수의 워드라인 중 대응하는 워드라인에 연결되는 제1 액세스 트랜지스터; 및 상기 제2 FeFET의 게이트와 상기 제2 방향으로 연장되는 다수의 비트라인 중 대응하는 비트라인 사이에 연결되고, 게이트가 상기 제1 액세스 트랜지스터와 공통으로 대응하는 워드라인에 연결되는 제2 액세스 트랜지스터를 포함하되,상기 제1 및 제2 액세스 트랜지스터는 라이트 동작 시에 데이터와 함께 인가되는 어드레스에 의해 대응하는 워드라인이 선택되면, 선택된 워드라인을 통해 인가되고 HVT보다 높은 기지정된 전압레벨을 갖는 라이트 전압에 응답하여 턴온되어, 상기 비트라인바와 상기 제1 FeFET의 게이트를 전기적으로 연결하고, 상기 비트라인과 상기 제2 FeFET의 게이트를 전기적으로 연결하는 NOR 타입 TCAM 셀
|
| 2 |
2
제1항에 있어서, 상기 TCAM 셀은 라이트 동작에 의해 데이터 '0'이 저장되는 경우 상기 제1 FeFET는 LVT 상태(Low VTH State)를 갖고 상기 제2 FeFET는 HVT 상태(High VTH State)를 가지며, 데이터 '1'이 저장되는 경우 상기 제1 FeFET는 HVT 상태를 갖고 상기 제2 FeFET는 LVT 상태를 가지며, 데이터 'X'(don't care)가 저장되는 경우에는 상기 제1 및 제2 FeFET가 모두 HVT 상태를 갖는 NOR 타입 TCAM 셀
|
| 3 |
3
제2항에 있어서, 상기 TCAM 셀은 상기 비트라인과 상기 비트라인바를 통해 인가되는 전압레벨에 의해 상기 TCAM 셀에 저장되는 데이터에 따라 제1 및 제2 FET가 LVT 상태를 갖도록 하는 제1 단계와 상기 TCAM 셀에 저장될 데이터에 따라 제1 및 제2 FET가 HVT 상태를 갖도록 하는 제2 단계로 상기 라이트 동작이 수행되는 NOR 타입 TCAM 셀
|
| 4 |
4
삭제
|
| 5 |
5
제3항에 있어서, 상기 제1 및 제2 FeFET는 상기 라이트 동작의 제1 단계에서 대응하는 매치라인과 대응하는 소스라인을 통해 인가되는 LVT보다 낮은 기지정된 전압레벨을 갖는 접지 전압과 상기 TCAM 셀에 저장될 데이터에 따라 상기 비트라인바 또는 상기 비트라인을 통해 인가되는 상기 라이트 전압에 응답하여 LVT 상태를 갖고, 상기 라이트 동작의 제2 단계에서 대응하는 매치라인과 대응하는 소스라인을 통해 인가되는 상기 라이트 전압과 상기 TCAM 셀에 저장될 데이터에 따라 상기 비트라인바 또는 상기 비트라인을 통해 인가되는 상기 접지 전압에 따라 HVT 상태를 갖는 NOR 타입 TCAM 셀
|
| 6 |
6
제2항에 있어서, 상기 TCAM 셀은 상기 대응하는 매치라인이 LVT와 HVT 사이의 기지정된 전압레벨을 갖는 전원 전압으로 프리차지되는 프리차지 단계와 상기 TCAM 셀의 제1 및 제2 FeFET의 상태와 검색될 데이터에 따라 상기 비트라인바 및 상기 비트라인을 통해 인가되는 전압레벨이 서로 대응하지 않으면 프리차지된 상기 매치라인의 전압레벨이 LVT보다 낮은 기지정된 전압레벨을 갖는 접지 전압으로 강하되는 검색 단계로 검색 동작이 수행되는 NOR 타입 TCAM 셀
|
| 7 |
7
제6항에 있어서, 상기 제1 및 제2 액세스 트랜지스터는 상기 검색 동작의 상기 프리차지 단계와 상기 검색 단계에서 상기 워드라인을 통해 인가되는 상기 전원 전압에 따라 턴온되어, 상기 비트라인바와 상기 제1 FeFET의 게이트 및 상기 비트라인과 상기 제2 FeFET의 게이트를 전기적으로 연결하는 NOR 타입 TCAM 셀
|
| 8 |
8
제7항에 있어서, 상기 제1 및 제2 FeFET는 상기 프리차지 단계에서 상기 다수의 비트라인바 및 상기 다수의 비트라인을 통해 게이트로 상기 접지 전압이 인가되어 턴오프되어 상기 전원 전압의 레벨로 프리차지된 상기 매치라인과 상기 접지 전압의 레벨을 갖는 상기 소스라인 사이의 전기적 연결을 차단하고, 상기 검색 단계에서 상기 제1 및 제2 FeFET 중 LVT 상태를 갖는 FeFET는 대응하는 상기 비트라인바 또는 상기 비트라인을 통해 상기 전원 전압이 인가되면 턴온되어 프리차지된 상기 매치라인과 상기 접지 전압의 레벨을 갖는 상기 소스라인을 전기적 연결하여 상기 매치라인의 전압레벨을 상기 접지 전압의 레벨로 강하시키는 NOR 타입 TCAM 셀
|
| 9 |
9
제1항에 있어서, 상기 제1 및 제2 FeFET는 가변되는 문턱전압(VTH)에서 상대적으로 낮은 문턱전압인 LVT와 상대적으로 높은 문턱전압인 HVT가 모두 양의 전압레벨을 갖는 타입 II FeFET로 구현되는 NOR 타입 TCAM 셀
|
| 10 |
10
제1 방향으로 연장되는 다수의 매치라인, 다수의 워드라인, 다수의 소스라인과 상기 제1 방향과 수직인 제2 방향으로 연장되는 다수의 비트라인쌍에 의해 정의되는 다수의 TCAM 셀; 및 상기 다수의 매치라인 중 대응하는 매치라인에 연결되어, 매치라인을 프리차지하고, 상기 다수의 비트라인쌍으로 인가된 데이터와의 대응하는 TCAM 셀들에 저장된 데이터 사이의 매치 여부에 따라 발생하는 매치라인의 전압 강하를 감지하는 다수의 센싱 회로를 포함하고, 상기 다수의 TCAM 셀 각각은 상기 다수의 매치라인 중 대응하는 매치라인과 상기 다수의 소스라인 중 대응하는 소스라인 사이에 병렬로 연결되는 제1 및 제2 FeFET; 상기 제1 FeFET의 게이트와 상기 다수의 비트라인쌍 중 대응하는 비트라인쌍의 비트라인바 사이에 연결되고, 게이트가 상기 다수의 워드라인 중 대응하는 워드라인에 연결되는 제1 액세스 트랜지스터; 및 상기 제2 FeFET의 게이트와 상기 다수의 비트라인쌍 중 대응하는 비트라인쌍의 비트라인 사이에 연결되고, 게이트가 상기 제1 액세스 트랜지스터와 공통으로 대응하는 워드라인에 연결되는 제2 액세스 트랜지스터를 포함하되,상기 제1 및 제2 액세스 트랜지스터는 라이트 동작 시에 데이터와 함께 인가되는 어드레스에 의해 대응하는 워드라인이 선택되면, 선택된 워드라인을 통해 인가되고 HVT보다 높은 기지정된 전압레벨을 갖는 라이트 전압에 응답하여 턴온되어, 상기 비트라인바와 상기 제1 FeFET의 게이트를 전기적으로 연결하고, 상기 비트라인과 상기 제2 FeFET의 게이트를 전기적으로 연결하는 NOR 타입 TCAM
|
| 11 |
11
제10항에 있어서, 상기 다수의 TCAM 셀 각각은 라이트 동작에 의해 데이터 '0'이 저장되는 경우 상기 제1 FeFET는 LVT 상태(Low VTH State)를 갖고 상기 제2 FeFET는 HVT 상태(High VTH State)를 가지며, 데이터 '1'이 저장되는 경우 상기 제1 FeFET는 HVT 상태를 갖고 상기 제2 FeFET는 LVT 상태를 가지며, 데이터 'X'(don't care)가 저장되는 경우에는 상기 제1 및 제2 FeFET가 모두 HVT 상태를 갖는 NOR 타입 TCAM
|
| 12 |
12
제11항에 있어서, 상기 TCAM은 제1 단계 및 제2 단계로 구분되는 상기 라이트 동작의 제1 단계에서 상기 라이트 동작 시에 상기 다수의 워드라인 중 데이터와 함께 인가되는 어드레스에 대응하는 워드라인을 선택하고 HVT보다 높은 기지정된 전압레벨을 갖는 라이트 전압을 인가하여 활성화하고, 상기 제1 단계에서 상기 다수의 매치라인과 상기 다수의 소스라인으로 LVT보다 낮은 기지정된 전압레벨을 갖는 접지 전압을 인가하여, 상기 다수의 TCAM 셀 중 활성화된 워드라인에 대응하는 TCAM 셀에 상기 비트라인과 상기 비트라인바를 통해 인가되는 전압레벨에 의해 저장되는 데이터에 따라 제1 및 제2 FET가 LVT 상태를 갖도록 하는 NOR 타입 TCAM
|
| 13 |
13
제12항에 있어서, 상기 TCAM은 상기 라이트 동작의 제2 단계에서 상기 선택된 워드라인과 함께 대응하는 매치라인 및 대응하는 소스라인으로 상기 라이트 전압을 인가하여, 상기 다수의 TCAM 셀 중 활성화된 워드라인에 대응하는 TCAM 셀에 상기 비트라인과 상기 비트라인바를 통해 인가되는 전압레벨에 의해 저장되는 데이터에 따라 제1 및 제2 FET가 HVT 상태를 갖도록 하는 NOR 타입 TCAM
|
| 14 |
14
제13항에 있어서, 상기 TCAM은 상기 비트라인바와 상기 비트라인 각각으로 상기 라이트 전압과 상기 접지 전압이 인가되어 상기 다수의 TCAM 셀 중 활성화된 워드라인에 대응하는 상기 TCAM 셀에 데이터 '0'이 저장되고, 상기 비트라인바와 상기 비트라인 각각으로 상기 접지 전압과 상기 라이트 전압이 인가되어 상기 TCAM 셀에 데이터 '1'이 저장되며, 상기 비트라인바와 상기 비트라인 각각으로 상기 라이트 전압이 인가되어 상기 TCAM 셀에 데이터 'X'가 저장되는 NOR 타입 TCAM
|
| 15 |
15
제11항에 있어서, 상기 다수의 센스 회로 각각은 LVT와 HVT 사이의 기지정된 전압레벨을 갖는 전원 전압과 다수의 매치라인 중 대응하는 매치라인 사이에 연결되고, 프리차지 단계와 검색 단계로 구분되는 검색 동작의 프리차지 단계에서 활성화되는 프리차지바 신호에 응답하여 턴온되어 대응하는 매치라인을 상기 전원 전압의 전압레벨로 프리차지하는 프리차지 트랜지스터; 및 상기 검색 동작 시 상기 매치라인의 전압레벨을 반전하여 출력하는 인버터를 포함하는 NOR 타입 TCAM
|
| 16 |
16
제15항에 있어서, 상기 TCAM은 상기 프리차지 단계에서 상기 다수의 워드라인으로 상기 전원 전압을 인가하고, 상기 다수의 소스라인과 상기 다수의 비트라인쌍의 상기 비트라인바와 상기 비트라인으로 LVT보다 낮은 기지정된 전압레벨을 갖는 접지 전압을 인가하는 NOR 타입 TCAM
|
| 17 |
17
제16항에 있어서, 상기 TCAM은 상기 검색 단계에서 상기 다수의 워드라인으로 상기 전원 전압을 인가하고, 상기 다수의 소스라인으로 상기 전원 전압을 인가하며, 상기 다수의 비트라인쌍의 상기 비트라인바와 상기 비트라인으로 검색하고자 하는 데이터에 따라 상기 접지 전압 또는 상기 전원 전압을 인가하는 NOR 타입 TCAM
|
| 18 |
18
제17항에 있어서, 상기 TCAM은 검색하고자 하는 데이터가 '0'이면, 상기 비트라인바와 상기 비트라인 각각으로 상기 전원 전압과 상기 접지 전압을 인가하고, 검색하고자 하는 데이터가 '1'이면, 상기 비트라인바와 상기 비트라인 각각으로 상기 접지 전압과 상기 전원 전압을 인가하는 NOR 타입 TCAM
|
| 19 |
19
제10항에 있어서, 상기 제1 및 제2 FeFET는 가변되는 문턱전압(VTH)에서 상대적으로 낮은 문턱전압인 LVT와 상대적으로 높은 문턱전압인 HVT가 모두 양의 전압레벨을 갖는 타입 II FeFET로 구현되는 NOR 타입 TCAM
|
