| 1 |
1
3D 고대역 메모리; 및 MD I/O 인터페이스(Multi-Drop I/O interface)를 포함하고, 상기 MD I/O 인터페이스는, TSV 채널 종단부를 통해 수신부와 연결되는 송신부; 직렬로 연결된 nMOS 다이오드 및 pMOS 다이오드를 통해 수신부와의 종단을 형성하는 TSV 채널 종단부; 및 상기 TSV 채널 종단부를 통해 송신부로부터 입력 받은 데이터를 복구하는 수신부 를 포함하는 3D 고대역 메모리 시스템
|
| 2 |
2
제1항에 있어서,상기 송신부는, 수신부 및 TSV 채널 종단부와 매칭되고 수신부의 입력 CMOS 인버터의 임계 전압 레벨을 제어하는 3D 고대역 메모리 시스템
|
| 3 |
3
제1항에 있어서,상기 TSV 채널 종단부는, 수신부에서의 전압 스윙을 감소시키고 대역폭 성능을 향상시키며 임피던스 매칭을 위해 저임피던스 종단(low-impedance termination)으로 다이오드 비선형성을 사용하는 3D 고대역 메모리 시스템
|
| 4 |
4
제1항에 있어서,상기 TSV 채널 종단부는, nMOS 다이오드 또는 pMOS 다이오드 중 하나의 다이오드 만이 종단을 형성함으로써 단락 전류를 방지하고, 매칭을 통해 전류 입력의 신호 무결성을 증가시키는 3D 고대역 메모리 시스템
|
| 5 |
5
제1항에 있어서,상기 수신부는, 상기 TSV 채널 종단부를 통해 송신부로부터 입력 받은 데이터를 복구하기 위한 인버터 캐스케이드 전압 증폭기를 포함하는 3D 고대역 메모리 시스템
|
| 6 |
6
제5항에 있어서,상기 수신부는, 최대 출력 데이터 전송 속도를 위한 대역폭을 증가시키기 위해 이퀄라이저 회로를 이용하는 3D 고대역 메모리 시스템
|
| 7 |
7
제5항에 있어서,상기 수신부는, 송신부의 출력에 값에 따른 신호 경로에 따라 인버터 증폭기의 두 스테이지에 걸친 저항을 사용하여 피드백을 형성하는 3D 고대역 메모리 시스템
|
