| 1 |
1
공통입력단에 그 입력이 연결되고, 이진이득제어워드의 대응하는 디지트의 가중치의 이득을 가지는 복수의 단위차동증폭기(unit differential amplifier)와;그 출력하는 이진이득제어워드의 각각의 디지트가 대응하는 단위차동증폭기를 온 또는 오프시키도록 복수의 단위차동증폭기로 연결되는 이진이득제어기(binary gain controller);상기 복수의 단위차동증폭기의 출력들을 가산하여 출력하는 가산기(adder);를 포함하되,각각의 단위차동증폭기를 구성하는 트랜지스터들은 그 단위차동증폭기의 이득값에 따라 결정된 면적을 가지는 알에프 전력증폭기
|
| 2 |
2
청구항 1에 있어서, 복수의 단위차동증폭기 각각이 CMOS 차동 캐스코드 증폭기(differential cascode amplifier)로 구현되는 알에프 전력증폭기
|
| 3 |
3
청구항 2에 있어서, 이진이득제어기는 : 가산기에서 출력되는 출력 전압을 감지하여 이득설정값별 기준 전압과 비교하는 비교기와;이득설정값에 따른 이진이득제어워드를 출력하되, 비교기에서 출력되는 출력 변동을 줄이는 방향으로 조정된 이진이득제어워드를 출력하는 디지털 제어기;를 포함하는 알에프 전력증폭기
|
| 4 |
4
청구항 1에 있어서, 상기 알에프증폭기가 : 공통입력단에서부터 서로 캐스케이드(cascade) 연결된 복수의 1/2감쇄기와;대응하는 1/2감쇄기의 출력에 그 입력이 연결되고 그 출력은 상기 가산기로 연결된 복수의 차동버퍼;를 더 포함하고,이진이득제어기는 추가로 그 출력하는 이진감쇄제어워드의 각각의 디지트가 대응하는 차동버퍼를 온 또는 오프시키도록 복수의 차동버퍼로 연결되는 알에프 전력증폭기
|
| 5 |
5
청구항 1에 있어서, 복수의 차동버퍼 각각이 CMOS 차동 캐스코드 증폭기(differential cascode amplifier)로 구현되는 알에프 전력증폭기
|
| 6 |
6
청구항 4에 있어서, 이진이득제어기는 : 가산기에서 출력되는 출력 전압을 감지하여 감쇄설정값별 기준 전압과 비교하는 비교기와;감쇄설정값에 따른 이진감쇄제어워드를 출력하되, 비교기에서 출력되는 출력 변동을 줄이는 방향으로 조정된 이진감쇄제어워드를 출력하는 디지털 제어기;를 포함하는 알에프 전력증폭기
|
