| 1 |
1
단일종단모드 및 완전차동모드를 선택적으로 지원하는 증폭소자로서,제1바이어스단을 포함하며, 제1출력전압을 출력하는 제1연산증폭기(410);제2바이어스단을 포함하며, 제2출력전압을 출력하는 제2연산증폭기(420);상기 제1출력전압 및 상기 제2출력전압을 입력받아 피드백 신호를 출력하는 피드백 회로부(800); 및스위치부(900);를 포함하며,상기 제1바이어스단의 회로의 구조와 상기 제2바이어스단의 회로의 구조는 서로 동일하며,상기 스위치부는, 상기 단일종단모드에서, 상기 제1바이어스단의 회로에 포함된 복수 개의 소스들 및 복수 개의 드레인들 중 적어도 두 개의 노드들과, 상기 제2바이어스단의 회로에 포함된 노드들 중 상기 적어도 두 개의 노드들에 각각 대응하는 노드들을 각각 서로 전기적으로 분리하고, 상기 제1바이어스단과 상기 제2바이어스단에 상기 피드백 신호가 공급되는 것을 차단하도록 되어 있고, 상기 스위치부는, 상기 완전차동모드에서, 상기 제1바이어스단의 회로에 포함된 상기 적어도 두 개의 노드들과, 상기 제2바이어스단의 회로에 포함된 노드들 중 상기 적어도 두 개의 노드들에 각각 대응하는 노드들을 각각 서로 전기적으로 연결하고, 상기 제1바이어스단과 상기 제2바이어스단에 상기 피드백 신호를 공급하도록 되어 있는,증폭소자
|
| 2 |
2
제1항에 있어서, 상기 제1연산증폭기는 제1입력단을 더 포함하고, 상기 제2연산증폭기는 제2입력단을 더 포함하며,상기 스위치부는, 상기 단일종단모드에서, 상기 제1입력단의 제1반전입력단자에 상기 증폭소자 외부의 제1노드를 연결하고, 상기 제2입력단의 제2반전입력단자에 상기 증폭소자 외부의 제2노드를 연결하고, 그리고 상기 제1입력단의 제1비반전입력단자 및 상기 제2입력단의 제2비반전입력단자에 상기 증폭소자 외부의 제3노드를 연결하도록 되어 있고,상기 스위치부는, 상기 완전차동모드에서, 상기 제1반전입력단자 및 상기 제2비반전입력단자에 상기 제1노드를 연결하고, 그리고 상기 제2반전입력단자 및 상기 제1비반전입력단자에 상기 제2노드를 연결하도록 되어 있는,증폭소자
|
| 3 |
3
제1항에 있어서,상기 제1연산증폭기는 제1입력단을 더 포함하고, 상기 제2연산증폭기는 제2입력단을 더 포함하며,상기 제1입력단(510, I1)은 상기 제1입력단의 제1반전입력단자에 연결된 제12입력단(I12) 및 상기 제1입력단(510, I1)의 제1비반전입력단자에 연결된 제11입력단(I11)을 포함하고,상기 제2입력단(I2)은 상기 제2입력단(I2)의 제2반전입력단자에 연결된 제22입력단(I22) 및 상기 제2입력단(I2)의 제2비반전입력단자에 연결된 제21입력단(I21)을 포함하고,상기 제1바이어스단(B1)은 상기 제11입력단(I11)의 출력에 연결된 제12바이어스단(B12) 및 상기 제12입력단(I12)의 출력에 연결된 제11바이어스단(B11)을 포함하고,상기 제2바이어스단(B2)은 상기 제21입력단(I21)의 출력에 연결된 제22바이어스단(B22) 및 상기 제22입력단(I22)의 출력에 연결된 제21바이어스단(B21)을 포함하고,상기 단일종단모드에서, 상기 제1출력전압은, 상기 제1바이어스단(B1)과 상기 제2바이어스단(B2) 중 상기 제12바이어스단(B12)에 의해 결정되고, 상기 제2출력전압은, 상기 제1바이어스단(B1)과 상기 제2바이어스단(B2) 중 상기 제22바이어스단(B22)에 의해 결정되며,상기 완전차동모드에서, 상기 제1출력전압은, 상기 제1바이어스단(B1)과 상기 제2바이어스단(B2) 중 상기 제12바이어스단(B12) 및 상기 제21바이어스단(B21)에 의해 결정되고, 상기 제2출력전압은, 상기 제1바이어스단(B1)과 상기 제2바이어스단(B2) 중 상기 제22바이어스단(B22) 및 상기 제11바이어스단(B11)에 의해 결정되는,증폭소자
|
| 4 |
4
제1항에 있어서,상기 제1연산증폭기는 제1입력단을 더 포함하고, 상기 제2연산증폭기는 제2입력단을 더 포함하며,상기 제1입력단(510, I1)은 상기 제1입력단의 제1반전입력단자에 연결된 제12입력단(I12) 및 상기 제1입력단(510, I1)의 제1비반전입력단자에 연결된 제11입력단(I11)을 포함하고,상기 제2입력단(I2)은 상기 제2입력단(I2)의 제2반전입력단자에 연결된 제22입력단(I22) 및 상기 제2입력단(I2)의 제2비반전입력단자에 연결된 제21입력단(I21)을 포함하고,상기 제1바이어스단(B1)은 상기 제11입력단(I11)의 출력에 연결된 제12바이어스단(B12) 및 상기 제12입력단(I12)의 출력에 연결된 제11바이어스단(B11)을 포함하고,상기 제2바이어스단(B2)은 상기 제21입력단(I21)의 출력에 연결된 제22바이어스단(B22) 및 상기 제22입력단(I22)의 출력에 연결된 제21바이어스단(B21)을 포함하고,상기 제11바이어스단(B11), 상기 제12바이어스단(B12), 상기 제21바이어스단(B21), 및 상기 제22바이어스단(B22)은 각각 전류미러 트랜지스터, 캐스코드 트랜지스터, 및 바이어스 트랜지스터를 포함하며,상기 스위치부는, 상기 완전차동모드에서, 상기 제12바이어스단(B12)에 포함된 캐스코드 트랜지스터의 드레인과 소스를 각각, 상기 제21바이어스단(B21)에 포함된 캐스코드 트랜지스터의 드레인과 소스에 서로 연결하고, 상기 제11바이어스단(B11)에 포함된 캐스코드 트랜지스터의 드레인과 소스를 각각, 상기 제22바이어스단(B22)에 포함된 캐스코드 트랜지스터의 드레인과 소스에 서로 연결하는,증폭소자
|
| 5 |
5
제1항에 있어서,상기 제1연산증폭기는 제1입력단을 더 포함하고, 상기 제2연산증폭기는 제2입력단을 더 포함하며,상기 제1입력단(510, I1)은 상기 제1입력단의 제1반전입력단자에 연결된 제12입력단(I12) 및 상기 제1입력단(510, I1)의 제1비반전입력단자에 연결된 제11입력단(I11)을 포함하고,상기 제2입력단(I2)은 상기 제2입력단(I2)의 제2반전입력단자에 연결된 제22입력단(I22) 및 상기 제2입력단(I2)의 제2비반전입력단자에 연결된 제21입력단(I21)을 포함하고,상기 제1바이어스단(B1)은 상기 제11입력단(I11)의 출력에 연결된 제12바이어스단(B12) 및 상기 제12입력단(I12)의 출력에 연결된 제11바이어스단(B11)을 포함하고,상기 제2바이어스단(B2)은 상기 제21입력단(I21)의 출력에 연결된 제22바이어스단(B22) 및 상기 제22입력단(I22)의 출력에 연결된 제21바이어스단(B21)을 포함하고,상기 제11바이어스단(B11), 상기 제12바이어스단(B12), 상기 제21바이어스단(B21), 및 상기 제22바이어스단(B22)은 각각 전류미러 트랜지스터, 캐스코드 트랜지스터, 및 바이어스 트랜지스터를 포함하며,상기 스위치부는, 상기 완전차동모드에서, 상기 피드백 신호를 상기 제11바이어스단(B11), 상기 제12바이어스단(B12), 상기 제21바이어스단(B21), 및 상기 제22바이어스단(B22)에 포함된 전류미러 트랜지스터들(M23, M24, M23', M24')의 게이트에 제공하는, 증폭소자
|
| 6 |
6
제1입력단자, 제2입력단자, 제1출력단자, 및 제2출력단자를 포함하는 제1항 내지 제5항 중 어느 한 항의 증폭소자;상기 제1출력단자와 상기 제1입력단자 사이를 피드백 연결하는 제1RC 병렬회로; 및상기 제2출력단자와 상기 제2입력단자 사이를 피드백 연결하는 제2RC 병렬회로;를 포함하며, 상기 제1입력단자 및 상기 제2입력단자는 각각 제1터치 전극(Rxi) 및 제2터치 전극(Rxi+1)에 연결되도록 되어 있는,터치감지장치
|
| 7 |
7
제6항에 있어서, 상기 제1입력단자는 상기 제1연산증폭기의 반전입력단자이고, 상기 제2입력단자는 상기 제2연산증폭기의 반전입력단자이며,상기 제1출력전압 및 상기 제2출력전압은 각각 상기 제1출력단자 및 상기 제2출력단자로부터 출력되는,터치감지장치
|
| 8 |
8
제6항에 있어서, 상기 제1입력단자에 연결되는 상기 제1터치 전극(Rxi); 및 상기 제2입력단자에 연결되는 상기 제2터치 전극(Rxi+1);을 더 포함하는, 터치감지장치
|
| 9 |
9
제6항의 터치감지장치;표시패널; 및사용자 인터페이스 장치;를 포함하는,사용자 기기
|
