| 1 |
1
비트라인으로부터 입력 신호을 입력 받고 제1 신호를 제1 노드로 출력하는 제1 인버터;상기 제1 신호를 입력 받고 제2 신호를 제2 노드로 출력하는 제2 인버터;및 상기 제1 신호를 포지티브 입력(Positive input)으로 하고, 상기 제2 신호를 네거티브 입력(Negative input)으로 하는 차동 증폭기;및상기 제1 신호의 상기 차동 증폭기에 대한 입력을 조절하는 제1 스위치 및 상기 제2 신호의 상기 차동 증폭기에 대한 입력을 조절하는 제2 스위치를 포함하되,상기 제1 인버터와 상기 제2 인버터는 풀업(Pull-up) 전류를 제공함으로써 상기 제1 신호를 조절하는 제1 전류원 및 풀다운(Pull-down) 전류를 제공함으로써 상기 제1 신호를 조절하는 제2 전류원을 통하여 연결되는 비트라인 센스앰프
|
| 2 |
2
제1 항에 있어서, 상기 제1 전류원 및 상기 제2 전류원은 종속 전류원이고, 상기 제1 전류원은 상기 입력 신호에 의하여 상기 제1 신호를 조절하고, 상기 제2 전류원은 상기 차동 증폭기의 출력 신호에 의하여 상기 제1 신호를 조절하는 비트라인 센스앰프
|
| 3 |
3
제1 항에 있어서, 상기 제1 전류원 및 상기 제2 전류원은 종속 전류원이고, 상기 제1 전류원은 상기 차동 증폭기의 출력 신호에 의하여 상기 제1 신호를 조절하고, 상기 제2 전류원은 상기 입력 신호에 의하여 상기 제1 신호를 조절하는 비트라인 센스앰프
|
| 4 |
4
제1 항에 있어서, 상기 제1 전류원은 독립 전류원이고 상기 제2 전류원은 종속 전류원이되, 상기 제2 전류원은 상기 차동 증폭기의 출력 신호에 의하여 상기 제1 신호를 조절하는 비트라인 센스앰프
|
| 5 |
5
제1 항에 있어서, 상기 제1 전류원은 종속 전류원이고 상기 제2 전류원은 독립 전류원이되, 상기 제1 전류원은 상기 차동 증폭기의 출력 신호에 의하여 상기 제1 신호를 조절하는 비트라인 센스앰프
|
| 6 |
6
제1 항에 있어서, 상기 제1 스위치 및 상기 제2 스위치가 닫히는 경우, 상기 차동 증폭기의 출력에 의하여 상기 제2 전류원의 출력이 조절되고, 상기 제2 전류원의 출력에 기초하여 상기 제2 신호를 조절하는 비트라인 센스앰프
|
| 7 |
7
비트라인 센스앰프에 의하여 수행되는 비트라인 센싱 방법에 있어서,비트라인으로부터 입력 신호가 입력되는 단계; 상기 입력 신호가 제1 인버터에 입력되면 제1 신호가 제1 노드로 출력되는 단계;상기 제1 신호가 제2 인버터에 입력되고, 상기 제2 인버터에 의하여 제2 신호가 제2 노드로 출력되는 단계;상기 입력 신호를 포지티브 입력(Positive input)으로 하고, 상기 제2 신호를 네거티브 입력(Negative input)으로 차동 증폭기에 입력 되는 단계;및제1 스위치에 의하여 상기 제1 신호의 상기 차동 증폭기로의 입력이 조절되고, 제2 스위치에 의하여 상기 차동 증폭기로의 상기 제2 신호의 입력이 조절되는 단계를 포함하되,풀업(Pull-up) 전류를 제공하는 제1 전류원 및 풀다운(Pull-down) 전류를 제공하는 제2 전류원에 의하여 상기 제1 신호가 조절되는 비트라인 센싱 방법
|
| 8 |
8
비트라인 센싱 동작을 수행하는 비트라인 센스 앰프에 있어서,입력 신호을 입력 받고 제1 신호를 출력하는 제1 인버터;상기 제1 신호를 입력 받고 제2 노드로 출력하는 제2 인버터;및 상기 입력 신호를 포지티브 입력(Positive input)으로 하고, 상기 제2 신호를 네거티브 입력(Negative input)으로 하는 차동 증폭기;상기 제1 신호의 상기 차동 증폭기에 대한 입력을 조절하는 제1 스위치 및 상기 제2 신호의 상기 차동 증폭기에 대한 입력을 조절하는 제2 스위치;풀업(Pull-up) 전류를 제공함으로써 상기 제1 신호를 조절하는 제1 전류원; 풀다운(Pull-down) 전류를 제공함으로써 상기 제1 신호를 조절하는 제2 전류원;및상기 비트라인 센스앰프를 복수의 비트라인들에 연결하는 스위칭부를 포함하는 비트라인 센스앰프
|
| 9 |
9
제8 항에 있어서, 상기 스위칭부는,더미(Dummy line)들을 포함하지 않는 제1 메모리 블록에 연결되는 제1 스위칭 블록 및 더미들을 포함하는 제2 메모리 블록에 연결되는 제2 스위칭 블록을 포함하는 비트라인 센스앰프
|
| 10 |
10
제9 항에 있어서, 상기 스위칭부는,상기 비트라인 센스앰프가 상기 제2 메모리 블록에 연결되는 경우, 상기 제2 스위칭부를 닫는 비트라인 센스앰프
|
