1 |
1
주파수 방향 신호 및 복수의 모드 신호를 이용하여 목표 주파수를 찾기 위한 FLL(Frequency Locked Loop) 동작을 수행하는 FD(Frequency Detector); 위상 잠금을 위한 PLL(Phase Locked Loop) 동작을 수행하는 PD(Phase Detector); 및 상기 FD의 주파수 방향 신호 및 PD의 출력을 이용하여, 데이터를 복원하기 위해 클럭을 데이터 위상의 정중앙에 맞추도록 제어하는 DCO(Digitally Controlled Oscillator) 를 포함하고, 상기 FD는, 잘못된 주파수 방향을 설정하는 것을 방지하기 위해, 지연 입력 데이터의 에지 카운터의 오버플로우 신호를 기다리는 모드1 단계의 FLL 동작, CLK/2 신호를 이용하여 코어스(coarse)하게 주파수를 획득하는 모드2 단계의 FLL 동작 및 CLK/4 신호를 이용하여 미세한 주파수 획득하는 모드3 단계의 FLL 동작을 수행하고, 상기 PD는, 상기 FD가 FLL 동작을 수행하여 주파수 획득이 완료되었다고 판단하면 FLL 동작을 차단하고, 위상 잠금을 위한 모드 4 단계의 PLL 동작을 수행하고, 모드1 내지 모드 4를 포함하는 복수의 모드 신호에 따라 FLL 동작 및 PLL 동작을 수행한 후 디지털 클럭 및 데이터를 복원하는디지털 클럭 및 데이터 복원 회로
|
2 |
2
제1항에 있어서,상기 FD는, 주파수 방향을 결정하는 FDS 블록; 상기 FDS 블록으로부터 주파수 방향 신호를 입력 받아 가변 가능한 펄스를 발생시키는 CNT_GD(Gain Dropper) 및 GDC 블록; 및 CNT_GD 블록으로부터 가변 가능한 펄스를 입력 받아 고속 펄스와 저속 펄스를 연결하는 CNT_Des 블록을 포함하는 디지털 클럭 및 데이터 복원 회로
|
3 |
3
제1항에 있어서,상기 FD는, 데이터 복원 동작을 수행하기 위한 상기 DCO의 주파수가 목표 주파수보다 빨라지도록 상기 PD의 출력과 복원된 데이터의 에지 개수를 비교하여 주파수 방향 신호를 생성하는 디지털 클럭 및 데이터 복원 회로
|
4 |
4
제1항에 있어서,상기 PD는 샘플링된 병렬 데이터를 직렬화하여 복원 데이터를 생성하고, 상기 FD의 FDS 블록에서 카운팅 동작을 통해 지연 입력 데이터와 복원된 데이터의 에지 개수를 비교하는 디지털 클럭 및 데이터 복원 회로
|
5 |
5
FD를 통해 주파수 방향 신호 및 복수의 모드 신호를 이용하여 목표 주파수를 찾기 위한 FLL(Frequency Locked Loop) 동작을 수행하는 단계; PD를 통해 위상 잠금을 위한 PLL(Phase Locked Loop) 동작을 수행하는 단계; 및 상기 FD의 주파수 방향 신호 및 PD의 출력을 이용하여, 클럭을 데이터 위상의 정중앙에 맞추도록 제어하며 데이터를 복원하는 단계 를 포함하고, 상기 FD를 통해 주파수 방향 신호 및 복수의 모드 신호를 이용하여 목표 주파수를 찾기 위한 FLL(Frequency Locked Loop) 동작을 수행하는 단계는, 잘못된 주파수 방향을 설정하는 것을 방지하기 위해, 지연 입력 데이터의 에지 카운터의 오버플로우 신호를 기다리는 모드1 단계; CLK/2 신호를 이용하여 코어스(coarse)하게 주파수를 획득하는 모드2 단계; 및 CLK/4 신호를 이용하여 미세한 주파수 획득하는 모드3 단계를 포함하고, 상기 PD를 통해 위상 잠금을 위한 PLL(Phase Locked Loop) 동작을 수행하는 단계는, 상기 FLL 동작을 수행하여 주파수 획득이 완료되었다고 판단하면 FLL 동작을 차단하고, 위상 잠금을 위한 PLL 동작을 수행하는 모드 4 단계를 포함하고, 모드1 내지 모드 4를 포함하는 복수의 모드 신호에 따라 FLL 동작 및 PLL 동작을 수행한 후 디지털 클럭 및 데이터를 복원하는디지털 클럭 및 데이터 복원 회로의 동작 방법
|
6 |
6
삭제
|
7 |
7
제5항에 있어서,상기 PD를 통해 위상 잠금을 위한 PLL(Phase Locked Loop) 동작을 수행하는 단계는, PD의 출력을 이용하여, 클럭을 데이터 위상의 정중앙에 맞추도록 제어하는 디지털 클럭 및 데이터 복원 회로의 동작 방법
|